

**ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN
KHOA ĐIỆN TỬ - VIỄN THÔNG**

HƯỚNG DẪN THỰC HÀNH:

ĐIỆN TỬ TƯỞNG TỰ

Biên soạn:

ThS. Lê Bình Sơn

ThS. Huỳnh Quốc Thịnh

BÀI 1: THIẾT KẾ VÀ MÔ PHỎNG MẠCH TƯƠNG TỰ TRÊN LTSPICE

I. Mục Tiêu

Tìm hiểu và vận dụng LTSpice vào mô phỏng mạch tương tự.

II. Linh kiện và thiết bị

Phần mềm mô phỏng LTSpice.

III. Cơ sở lý thuyết

SPICE (Simulation Program with Integrated Circuit Emphasis) là phần mềm mã nguồn mở hỗ trợ mô phỏng hoạt động của các mạch tương tự trên máy tính. Việc sử dụng phần mềm mô phỏng giúp các kỹ sư có thể dễ dàng phân tích sự tương tác giữa các bộ phận trong thiết kế, sửa đổi sơ đồ mạch, thay đổi ICs, hoặc tinh chỉnh giá trị của các linh kiện (trở, tụ, transistor,...) từ đó nắm vững hoạt động của mạch trên lý thuyết cũng như giảm thiểu lỗi khi vận hành trong thực tế.

Ngày nay, có nhiều phần mềm mô phỏng mạch tương tự được sử dụng rộng rãi trong công nghiệp như LTSpice (Linear Technology), PSpice (Cadence), TINA-TI (Texas Instruments),... Mặc dù được phát triển bởi các hãng khác nhau, các phần mềm này đều dựa trên nền tảng mã nguồn mở SPICE. Do đó ngoài việc được tối ưu cho một số thiết kế đặc biệt hoặc các chức năng phụ khác, cách mô phỏng mạch và độ chính xác của các phần mềm này là gần như tương tự nhau.

Trong môn học này, LTSpice sẽ được sử dụng nhờ các ưu điểm sau:

- Miễn phí và hoàn toàn không bị giới hạn về chức năng.
- Tốc độ mô phỏng nhanh, chính xác, hỗ trợ nhiều loại mô phỏng khác nhau.
- Tương đối dễ sử dụng với người mới bắt đầu làm quen với SPICE.
- Được dùng nhiều trong công nghiệp. (Sử dụng làm công cụ thiết kế chính trong mô phỏng Switching Power Supply của Linear Technology - bây giờ là một phần của Analog Devices.)
- Được dùng nhiều ở các trường đại học uy tín trên thế giới nên có lượng người dùng lớn và nhiều tài liệu tham khảo.


a. LTSpice - Thêm SPICE model

SPICE chỉ đọc và xử lý các tập tin dạng văn bản được viết theo định dạng Netlist. Để tiện cho việc thiết kế và phân tích hệ thống, các phần mềm phát triển từ SPICE thông thường sẽ cho phép người dùng vẽ và thao tác trực tiếp trên sơ đồ

mạch (Schematic). Khi cần mô phỏng, các phần mềm này sẽ tự động tạo netlist từ schematic và đưa vào lõi SPICE để xử lý.

Việc thiết kế và mô phỏng trên LTSpice cũng theo các bước như trên. Ta chỉ cần vẽ sơ đồ mạch sau đó thiết lập chế độ mô phỏng trên GUI thì có thể tiến hành mô phỏng. Tuy nhiên, việc hiểu cách viết và sử dụng lệnh SPICE trong netlist sẽ giúp đơn giản hóa việc phân tích hoạt động của mạch hoặc khi cần thiết lập các chế độ mô phỏng phức tạp như Monte Carlo.

Để đạt được kết quả mô phỏng tương ứng với hoạt động của mạch trong thực tế, ta cần sử dụng các mô hình SPICE tương ứng với các linh kiện, ICs sẽ được dùng trong mạch thực. Nhưng thư viện mặc định của LTSpice chỉ có các mô hình SPICE của ICs do Linear Technology hoặc Analog Devices thiết kế. Tuy nhiên như đã nói, SPICE netlist là định dạng chung của nhiều hãng do đó ta vẫn có thể dễ dàng thêm mô hình ICs của các hãng khác thông qua file netlist (.cir, .net, .sp).



Hình 1: Symbol IC LM324 được load và tạo trong LTSpice.

Trong phần lý thuyết của lab này, mô hình PSpice cho dòng ICs LMx24 (Quad opamp IC) của Texas Instruments sẽ được dùng. Để thêm model, sau khi download và giải nén file zip, ta mở trực tiếp file LMx24_LM2902.cir từ LTSpice (File>Open) rồi ấn chuột phải và chọn Create Symbol. LTSpice cũng sẽ tự động lưu model này vào mục AutoGenerated khi chọn link kiện (F2) trong schematic. Hình 1 là symbol của dòng ICs LMx24_LM2902 sau khi được vẽ lại theo ký hiệu của opamp.

b. LTSpice - Schematic

Tạo sơ đồ mạch trong LTSpice bằng cách chọn File>New Schematic. Để tiến hành đặt và kết nối các linh kiện, tham khảo các phím tắt ở bảng 1.

PHÍM TẮT	LỆNH
F2	Chọn link kiện
F3	Vẽ dây
F4	Đặt tên cho dây
F5	Xóa
F6	Copy
F7	Di chuyển (bỏ qua kết nối)
F8	Di chuyển (giữ kết nối)
F9	Undo
Shift+F9	Redo
R	Trở (Resistor)
C	Tụ (Capacitor)
L	Cảm (Inductor)
D	Diode
G	Đất (GND)
S	Lệnh Spice
T	Chữ
Ctrl+E	Gương
Ctrl+R	Xoay
ESC	Thoát

Bảng 1: Phím tắt trong LTSpice schematic.


Hình 2 mô tả một mạch khuếch đại không đảo đơn giản sử dụng nguồn đơn. Trong đó:

- Các dây cùng tên (VCC, Vcom) sẽ được nối chung với nhau trong netlist.
- Nguồn điện thế luôn có tên bắt đầu bằng chữ V (V1, V2, V3).
- Tương tự, trở bắt đầu là R (C - tụ, L - Cảm,...)
- Ký hiệu K sau giá trị của trở (10K, 20K) tương ứng với 10^3 (xem bảng 2). Nói cách khác, giá trị của R1 và R2 lần lượt là 10000, 20000.
- GND được ký hiệu bằng mũi tên đi xuống.

- Lệnh `.tran 0 10m 0 0.1m` là lệnh Spice được tạo sau khi thiết lập chế độ mô phỏng trong LTSpice (sẽ được nói chi tiết hơn ở sau.)

KÝ HIỆU	ĐƠN VỊ
T	1e12 (10^{12})
G	1e9
Meg	1e6
K	1e3
M	1e-3
u	1e-6
n	1e-9
p	1e-12
f	1e-15

Bảng 2: Ký hiệu đơn vị trong SPICE.



Hình 2: Sơ đồ mạch opamp khuếch đại không đảo sử dụng nguồn đơn.

c. LTSpice - Mô phỏng


Sau khi vẽ schematic, để mô phỏng hoạt động của mạch, ta cần thiết lập chế độ mô phỏng trong Simulate>Edit Simulation Cmd.

Trong đó cần lưu ý một số chế độ mô phỏng sau:

- DC sweep: phân tích dòng/thế của mạch ở chế độ DC (tụ để hở, cuộn cảm nối tắt). Hình 4 là kết quả mô phỏng tín hiệu ngõ ra của mạch ở hình 2 khi tín hiệu vào Vin tăng tuyến tính từ 0 đến 10V. Từ kết quả này ta có thể thấy Vout của

mạch chỉ có thể nằm trong khoảng $0.6V$ đến $8.8V$.


- Transient: mô phỏng quá trình hoạt động của mạch theo thời gian. Hình 5 cho thấy tín hiệu vào có DC offset là $5V$ và dao động từ $4.9V$ đến $5.1V$. Tín hiệu ra V_{out} dao động từ $4.7V$ đến $5.3V$. Do đó độ khuếch đại của mạch này là 3.
- AC Analysis: phân tích đáp ứng tần số của mạch. Chế độ này giúp người thiết kế dự đoán tốc độ đáp ứng và băng thông của mạch. Kết quả ở hình 6 cho thấy mạch có tần số cắt là $1MHz$ và độ lợi đơn vị tại tần số $1.92MHz$




Hình 3: Simulation Cmd.



Hình 4: Phân tích DC của mạch khuếch đại không đảo.



Hình 5: Mô phỏng hoạt động của mạch khuếch đại không đảo.



Hình 6: Phân tích đáp ứng tần số của mạch khuếch đại không đảo.

d. Netlist

Ta có thể quan sát netlist được tạo tự động bởi LTSpice bằng cách chọn View>SPICE Netlist:

```
*Tựa đề file
V1 VCC 0 10
V2 Vin 0 SINE(5 0.1 1K)
V3 Vcom 0 5
```

```

R1 Vcom N001 10K
R2 Vout N001 20K
XU1 Vin N001 VCC 0 Vout LMx24_LM2902
.tran 0 10m 0 0.1m
.lib E:/OneDrive/Teaching/THTuongTuCLC/Labs/LMx24_LM2902.cir
.backanno
.end

```


Trong đó:

- Dòng đầu tiên luôn bắt đầu bằng ký hiệu * (ký hiệu comment trong SPICE). Trong LTSpice, dòng này thường chỉ tới đường dẫn chứa file schematic.
- Nguồn thế DC (V2, V3) được khai báo bằng cú pháp: Vx Plus Minus Value. Vx là tên của linh kiện. Plus, Minus là tên của đường dây (net) tương ứng trong schematic. Value là giá trị của nguồn.
- Trong netlist, dây GND thường được viết tắt là 0.
- Nguồn sóng sin V2 được khai báo tương tự nhưng Value được thay bằng lệnh khai báo nguồn sin: SINE(Offset Amplitude Frequency).
- Trở (R1, R2) cũng được khai báo bằng cú pháp tương tự như nguồn: Rx Pin1 Pin2 Value.
- Opamp được khai báo bằng cú pháp: Xx V+ V- VCC VSS OUT Model. Trong đó Model chỉ tới tên loại opamp được dùng trong thiết kế.
- .tran là lệnh yêu cầu SPICE mô phỏng hoạt động của mạch theo thời gian thực. Lệnh này tự động được tạo bởi LTSpice sau khi ta thiết lập chế độ mô phỏng. Cách khai báo như sau: .tran TPrint TStop TStart TStep
- Lệnh .end thông báo kết thúc file netlist.

Sinh viên tham khảo thêm “LTSpice User’s Manual” để hiểu rõ hơn cú pháp và các lệnh khác trong SPICE netlist.

IV. Chuẩn bị trước thực hành

1. Nêu một số ưu điểm của việc sử dụng các phần mềm mô phỏng SPICE để hoàn thiện thiết kế trước khi kiểm tra trên breadboard.
2. Vẽ lại mô hình tương đương của mạch ở hình 9 khi phân cực ở DC.
3. Viết netlist mô tả cho mạch ở hình 9 theo LTSpice.




Hình 7: Sơ đồ mạch RLC đơn giản.

V. Thực hành

1. Thêm mô hình opamp của IC LM324 vào LTSpice:


- LM324 là một IC có 4 opamp riêng biệt, nhưng để cho tiện cho việc thiết kế sơ đồ mạch, mô hình SPICE của IC LM324 thường chỉ gồm 1 opamp. Trong LTSpice chọn File>Open sau đó mở file LM324.cir.
- Trên file netlist, nhấn chuột phải ngay tại dòng .SUBCKT LM324 1 2 3 4 5 rồi chọn Create Symbol




- Tiến hành vẽ lại symbol của opamp như hình dưới (tên của từng pin được chú

thích trong netlist). Lưu ý:

- Để sửa tên pin, nhấn chuột phải vào pin.
- Xóa ký hiệu hình chữ nhật bằng phím F5.
- Thoát lệnh xóa (hoặc các lệnh khác) bằng cách ấn chuột phải hoặc phím Esc.
- Dùng các lệnh trong Draw ở thanh menu (góc trên cùng) để vẽ ký hiệu Opamp.
- Để di chuyển các pin hoặc text nhấn phím F8.




2. Thiết kế sơ đồ mạch ở hình dưới trong LTSpice:




Hình 8: Mạch khuếch đại không đảo sử dụng 1 opamp của LM324 trong LTSpice.

(a) Tạo schematic mới: File>New Schematic

(b) Đặt opamp theo mô hình LM324 vào schematic bằng cách nhấn phím F2 sau đó vào mục AutoGenerated và chọn LM324 đã tạo ở câu trước.



- (c) Đặt điện trở vào schematic bằng cách ấn phím R (xoay linh kiện Ctr + R). Ấn chuột phải vào điện trở để thay đổi giá trị tương ứng thành 10K và 20K.
- (d) Tương tự đặt nguồn DC (V1, V3) vào schematic bằng cách ấn phím F2 rồi chọn Voltage. Sau đó thay đổi giá trị của nguồn DC cho tương ứng với VCC và VSS.
- (e) Với nguồn Vin (V2 trong hình), ta cần dùng nguồn sóng sin: nhấn chuột phải vào nguồn DC và chọn chế độ Advance sau đó thiết lập như hình dưới.



- DC offset[V] - điện thế trung bình của sóng sin (mô phỏng transient và tính operating point). Ở đây ta dùng nguồn đôi nên giá trị sẽ là 0.
- Amplitude[V] - biên độ dao động (transient). Trong lab này, chọn giá trị là 1.
- Freq[Hz] - tần số dao động (transient). Như đã trình bày ở phần lý thuyết: $1k = 1000$.
- AC Amplitude - biên độ dao động (mô phỏng AC): 1.
- AC Phase - pha sóng sin (mô phỏng AC): 0.


(f) Đặt GND vào schematic: G.

(g) Tiến hành kết nối các linh kiện bằng cách ấn phím F3.

(h) Đặt tên (label) cho từng dây (net) tương ứng như trong hình (VCC, VSS, Vin, Vout) bằng phím F4 (các net cùng tên sẽ coi như cùng 1 net trong netlist). Ở đây ta dùng label thay vì nối trực tiếp giúp sơ đồ mạch gọn và dễ phân tích.

3. Tiến hành mô phỏng transient trong LTSpice:

(a) Từ thanh công cụ ở góc trái màn hình chọn Simulate>Edit Simulation Cmd. Sau đó thiết lập như hình dưới:




- Stop time - thời gian ngừng mô phỏng: $10m = 0.01s = 10ms$.
- Time to start saving data - thời gian bắt đầu lưu dữ liệu mô phỏng: $0 = 0s$.
- Maximum Timestep - khoảng cách tối đa giữa các lần tính toán dữ liệu: $0.1m = 0.1ms$.

(b) Nhấn OK, LTSpice sẽ tự động tạo lệnh SPICE và thêm vào schematic.

- (c) Tiến hành chạy mô phỏng bằng cách ấn vào nút có ký hiệu hình người đang chạy trên thanh công cụ.
- (d) Sau khi LTSpice mô phỏng xong, một cửa sổ mới (Wave viewer) sẽ tự động xuất hiện. Nhấn vào net Vin và Vout để coi tín hiệu thế sau khi mô phỏng.
- (e) Để theo dõi giá trị cụ thể tại từng điểm thời gian mô phỏng, ấn vào tên của tín hiệu trong Wave viewer (V(vout), V(vin)).

4. Tiến hành mô phỏng DC trong LTSpice:


- (a) Thiết lập mô phỏng DC như hình dưới:



- Name of 1st source to sweep - tên nguồn được thay đổi giá trị khi mô phỏng DC. Ở đây ta dùng là nguồn tín hiệu vào tên V2.
 - Start value - giá trị bắt đầu: $-15 = -15V$.
 - Stop value - giá trị kết thúc: $15 = 15V$.
 - Increment - khoảng cách giữa mỗi lần thay đổi giá trị: $0.05 = 0.05V$.
- (b) Tương tự như mô phỏng transient, LTSpice sẽ tạo lệnh SPICE mô phỏng DC trong schematic. Do LTSpice không chạy nhiều loại mô phỏng cùng lúc, lệnh mô phỏng .tran sẽ tự động được loại bỏ bằng cách chuyển thành ;tran.

5. Tiến hành mô phỏng AC trong LTSpice:

- (a) Thiết lập mô phỏng AC như hình dưới:



- Type of sweep - Decade: trục X vẽ theo giai Log.
 - Number of points per decade - số điểm mô phỏng trên mỗi giai thập phân:
 $10 = 10 \text{ points/decade}$.
 - Start frequency - tần số bắt đầu mô phỏng: $1 = 1 \text{ Hz}$.
 - Stop frequency - tần số kết thúc mô phỏng: $10 \text{ Meg} = 10 \text{ MHz}$.
- (b) Tương tự, LTSpice sẽ tạo lệnh SPICE mô phỏng cho AC và tắt lệnh mô phỏng DC ở câu trước.
- (c) Trong Wave viewer, quan sát đáp ứng biên độ và đáp ứng pha của $V(vout)/V(vin)$.

VI. Báo cáo

BÀI 1: THIẾT KẾ VÀ MÔ PHỎNG MẠCH TƯƠNG TỰ TRÊN LTSPICE

Họ và Tên:

Lớp:

MSSV:

a. Phần chuẩn bị

1. Nêu một số ưu điểm của việc sử dụng các phần mềm mô phỏng SPICE để hoàn thiện thiết kế trước khi kiểm tra trên breadboard:


.....

.....

.....

.....

2. Vẽ lại mô hình tương đương của mạch ở hình 9 khi phân cực ở DC:



Hình 9: Sơ đồ mạch RLC đơn giản.

3. Viết netlist mô tả cho mạch ở hình 9 theo LTSpice:

.....

.....

.....

.....

.....

b. Phần thực hành**1. Mô phỏng transient mạch khuếch đại không đảo (hình 8) trong LTSpice.**

Vẽ hình minh họa:

Độ khuếch đại ngõ ra của mạch theo kết quả mô phỏng:

2. Mô phỏng DC mạch khuếch đại không đảo (hình 8) trong LTSpice.

Vẽ hình minh họa:

Dải điện thế mà Vout có thể đạt được theo kết quả mô phỏng:

3. Mô phỏng AC mạch khuếch đại không đảo (hình 8) trong LTSpice.

Vẽ hình minh họa:

Dựa vào kết quả mô phỏng, cho biết tần số cắt và tần số độ lợi đơn vị của mô hình opamp trong IC LM324:

.....

.....

BÀI 2: OPAMP CƠ BẢN: KHUẾCH ĐẠI & ĐÁP ỨNG TẦN SỐ (2 TUẦN)

I. Mục Tiêu

Thiết kế mạch khuếch đại sử dụng opamp với nguồn đơn và nguồn đôi.

Phân tích các vấn đề thường gặp trong mạch khuếch đại tín hiệu.

II. Linh kiện và thiết bị

Phần mềm mô phỏng LTSpice.

LM324.

Nguồn và linh kiện thụ động.

Breadboard.


Oscilloscope.

III. Cơ sở lý thuyết

Trước khi đi vào phân tích mạch khuếch đại sử dụng opamp, lưu ý opamp lý tưởng có các đặc tính sau:

- Độ lợi vòng hở vô hạn: $A_{OL} = \infty$.
- Tổng trở vào vô hạn: $Z_{in} = \infty$.
- Tổng trở ra bằng không: $Z_{out} = 0$.
- Băng thông vô hạn: $BW = \infty$.
- Không có offset ngõ vào. $V_{InputOffset} = 0$.
- Dải điện thế ngõ ra đạt tới điện thế nguồn cấp: $-V_{source} \leq V_{Out} \leq +V_{source}$.

a. Mạch đệm



Hình 1: Mạch đệm sử dụng opamp với nguồn đôi.

Biết điện thế ngõ ra của opamp được tính bởi công thức sau:


$$V_{out} = A_{OL}(V^{+} - V^{-}) \quad (1)$$

Với opamp lý tưởng ($A_{OL} = \infty$) mắc theo kiểu **hồi tiếp âm** (không áp dụng cho hồi tiếp dương hoặc không hồi tiếp) như ở hình 1 ta có thể lý luận như sau:


$$\frac{V_{out}}{A_{OL}} = 0 = V^+ - V^- \Rightarrow V^+ = V^- \quad (2)$$

V_{in} mắc vào chân V^+ của opamp $\Rightarrow V_{out} = V_{in}$. Do đó mạch này thường được gọi là mạch đệm (buffer) hoặc mạch khuếch đại độ lợi đơn vị. Mạch đệm thường được dùng để ngăn cách nguồn tín hiệu tới tải.

Ví dụ nếu nguồn tín hiệu V_S có trở ký sinh R_S mắc trực tiếp tới tải như hình 2: $V_{in} = V_S \times Z_{Load} / (R_S + Z_{Load})$. Có thể thấy tín hiệu vào V_{in} sẽ bị sụt áp trước khi đi vào tải.



Hình 2: Nguồn tín hiệu với điện trở ký sinh R_S mắc trực tiếp tới tải.



Hình 3: Mạch đệm ngăn cách nguồn tín hiệu khỏi tải.

Ngược lại, nếu ta sử dụng mạch đệm như ở hình 3, dựa vào (2) và opamp lý tưởng:

- $Z_{in} = \infty \Rightarrow V_{in} = V_S$
- $A_{OL} = \infty \Rightarrow V_{out} = V_{in}$

- $Z_{out} = 0 \Rightarrow V_{ZLoad} = V_{out}$.
- Nói cách khác: $V_{ZLoad} = V_S$.

Tuy nhiên, hiện tại opamp trong thực tế không thể đạt tới các yêu cầu lý tưởng. Ví dụ với opamp LM741 sản xuất bởi Texas Instruments tại nhiệt độ phòng ($25^\circ C$) thông thường có:

- $A_{OL} = 200000$.
- $Z_{In} = 2M\Omega$.
- $Z_{Out} = 75\Omega$.
- $BW = 1,5MHz$.
- $V_{InputOffset} = 5mV$.
- $-14V \leq V_{Out} \leq +14V$ ($V_{source} = 15V, R_{Load} = 20K\Omega$).

Như vậy mạch đệm sử dụng LM741 sẽ có:

$$\frac{V_{out}}{A_{OL}} = \frac{V^-}{200000} = V^+ - V^- \Rightarrow V^+ = 1.000005 \times V_{in} \pm V_{InputOffset} \quad (3)$$

Ngoài ra, nếu nguồn tín hiệu V_S ở hình 3 có $R_S \leq Z_{in}$, mạch đệm không khắc phục được hiện tượng sụt áp và còn tạo thêm sai số cũng như tăng công suất tiêu thụ trong mạch. Nói cách khác do hạn chế của LM741, mạch đệm ở hình 3 chỉ có thể hoạt động như mong muốn với nguồn tín hiệu V_S có:


- Trở kháng $R_S > 75\Omega$.
- Tần số tín hiệu thấp hơn băng thông của opamp $F < 1,5MHz$.
- Khoảng thay đổi của tín hiệu nằm trong khoảng điện thế ra của opamp $-14V \leq V_S \leq +14V$ ($V_{source} = 15V, R_{Load} = 20K\Omega$)

Nếu yêu cầu về độ chính xác và tốc độ của mạch không quá cao, sai số và hạn chế trong LM741 là không đáng kể. Tất nhiên đối với các lĩnh vực cần độ chính xác cao như xử lý tín hiệu y sinh, hoặc yêu cầu về băng thông cao như trong viễn thông, ta cần sử dụng các kiến trúc opamp được thiết kế và tối ưu riêng cho các ứng dụng này.

b. Mạch opamp khuếch đại không đảo


Hình 4 mô tả mạch opamp khuếch đại không đảo sử dụng nguồn đôi. Dựa vào lý luận tương tự như ở phần trước ta có:

$$V_{out} = \left(\frac{R_2}{R_1} + 1 \right) \times V_{in} \quad (4)$$



Hình 4: Mạch khuếch đại không đảo với opamp lý tưởng dùng nguồn đôi.

Tương tự như đã phân tích ở mạch đệm, tất cả hạn chế của IC opamp cũng sẽ ảnh hưởng đến hoạt động và độ chính xác của mạch khuếch đại không đảo trong thực tế.



Hình 5: Mạch khuếch đại không đảo với opamp lý tưởng dùng nguồn đơn.

Hình 5 mô tả mạch opamp khuếch đại không đảo sử dụng nguồn đơn. Khi dùng nguồn đơn, V_{com} không còn nối xuống ground mà cần được phân cực ở mức $VCC/2$ nhằm bảo đảm tín hiệu ra có dải điện thế dao động lớn nhất trong khoảng: $0 \leq V_{out} \leq VCC$ và tín hiệu vào nằm trong khoảng ICMR của opamp. Do đó, hai điện trở $R0$ đóng vai trò làm cầu phân thế để $V_{com} = VCC/2$ (giá trị của $R0$ phải đủ lớn để hạn chế dòng đi trực tiếp từ VCC xuống ground.)


Để đảm bảo tín hiệu vào V_{in} sẽ dao động quanh V_{com} , tụ $C1$ (thường dùng tụ mica) được dùng để lọc thành phần DC (lọc cao qua) khỏi tín hiệu vào trước khi đi vào opamp. Tần số cắt của mạch lọc cao qua thụ động:

$$F_{-3dB} = \frac{1}{2\pi RC} = \frac{1}{\pi CR3} \quad (5)$$


c. Mạch opamp khuếch đại đảo

Tương tự, mạch ở hình 6 và hình 7 mô tả mạch opamp khuếch đại đảo sử dụng nguồn đôi và nguồn đơn. Lý luận tương tự như ở các phần trước ta có:

$$V_{out} = -V_{in} \times \frac{R_2}{R_1} \quad (6)$$



Hình 6: Mạch khuếch đại đảo với opamp lý tưởng dùng nguồn đôi.




Hình 7: Mạch khuếch đại đảo với opamp lý tưởng dùng nguồn đơn.

d. Đáp ứng tần số của opamp

Trước khi đi vào phân tích đáp ứng tần số của opamp, ta cần làm rõ các định nghĩa sau:

- F_{-3dB} – tần số cắt (Cutoff Frequency) của một mạch khuếch đại opamp là tần số tại đó độ lợi của mạch giảm đi 3dB (hoặc giảm đi $\sqrt{2}$ với giai tuyến tính) so với độ lợi cực đại (Peak Response) trên biểu đồ Bode (hình 8.)
- Băng thông (Bandwidth) của opamp là dải tần số từ $0Hz \rightarrow F_{-3dB}$. Nếu $F_{-3dB} = 200KHz$, ta nói băng thông của mạch khuếch đại là $200KHz$.

- Tích số băng thông – độ lợi (Gain Bandwidth Product), viết tắt là GBP , được tính bằng: $GBP = F_{-3dB} \times A_V$. GBP của mạch khuếch đại opamp vòng hở hoặc vòng kín là hằng số không đổi. Ví dụ nếu opamp có $GBP = 1MHz$. Như vậy khi sử dụng opamp này để thiết kế mạch khuếch đại không đảo có độ lợi $A_V = 4$, tần số cắt $F_{-3dB} = GBP/A_V = 250KHz$. Tương tự với $A_V = 5$, $F_{-3dB} = 1MHz/5 = 200KHz$.




Hình 8: Đáp ứng tần số vòng hở của opamp. [Trích dẫn từ datasheet của series opamp LMX24 cung cấp bởi Texas Instruments]

Hình 8 mô tả đáp ứng tần số vòng hở của series opamp LMX24 trích xuất từ datasheet cung cấp bởi Texas Instruments. Có thể thấy độ khuếch đại vòng hở của opamp là rất lớn nhưng F_{-3dB} chỉ khoảng vài Hz . Trong thực tế, ta sử dụng mạch hồi tiếp âm để dễ dàng kiểm soát băng thông và độ lợi của mạch. Độ khuếch đại A_V của mạch càng nhỏ thì F_{-3dB} sẽ càng lớn và ngược lại.


GBP của opamp là hằng số nên mạch khuếch đại opamp luôn có sự đánh đổi giữa băng thông và độ lợi. Do đó khi cần thiết kế mạch với độ lợi lớn và băng thông cao, ta sử dụng nhiều tầng khuếch đại opamp mắc liên tiếp như ở hình 9. Độ khuếch đại của toàn mạch A_V sẽ bằng tích độ khuếch đại của tất cả các tầng:

$$A_V = A_{V1} \times A_{V2} \dots \times A_{Vn} \quad (7)$$



Hình 9: Mạch khuếch đại không đảo 2 tầng.

Ngoài đáp ứng tần số, một thông số khác cũng ảnh hưởng đến tốc độ đáp ứng của opamp là Slew Rate. Slew Rate đặc trưng cho tốc độ điện thế thay đổi theo thời gian ở ngõ ra của opamp – đơn vị $V/\mu s$ hoặc V/ms . Hình 10 mô tả đáp ứng của opamp với tín hiệu là sóng vuông. Có thể thấy tín hiệu ra có tốc độ chuyển đổi chậm hơn tín hiệu vào và bị overshooting khi tín hiệu đi từ thấp lên cao và ngược lại.



Hình 10: Slew Rate của dòng opamp LMX24 theo datasheet của Texas Instruments.

Với sóng sin: $V_{sin} = A \sin(2\pi Ft) + offset$, tốc độ thay đổi điện thế: $\frac{dV_{sin}}{dt} = A \cos(2\pi Ft) \Rightarrow$ tốc độ thay đổi điện thế nhanh nhất khi $\cos(2\pi Ft) = 1$. Do đó để đảm bảo tín hiệu ra của opamp theo kịp tốc độ thay đổi của tín hiệu sin, Slew Rate của opamp phải thỏa yêu cầu sau:

$$SlewRate \geq 2\pi F \times A \quad (V/s) \quad (8)$$

IV. Chuẩn bị trước thực hành

1. Dựa vào datasheet của LM324 chế tạo bởi Texas Instruments thực hiện các yêu cầu sau:

- (a) Vẽ và chú thích sơ đồ chân của opamp trong LM324.
- (b) Cho biết giá trị của các thông số sau trong LM324N tại nhiệt độ phòng trong cột TYP (Typical):
 - Dải điện thế nguồn cho phép trong chế độ nguồn đôi và nguồn đơn .
 - Độ lợi vòng hở – A_{OL} .
 - Tích số băng thông – độ lợi – GBP .
 - Offset ngõ vào – $V_{InputOffset}$.
 - Dải điện thế ngõ ra – Output Voltage Swing đối với tải $10K\Omega$.
 - Dải điện thế vào – Input Common-Mode Voltage Range (ICMR.)

2. Mô phỏng mạch đệm với opamp LM324 dùng nguồn đơn bằng LTSpice:


- Dùng opamp theo mô hình LM324 đã tạo ở bài trước.
 - Điện thế nguồn $VCC = 15V$.
 - Tín hiệu vào V_{in} là sóng sin có tần số $1KHz$, dao động: $-0.5V \leq V_{in} \leq 0.5V$.
- (a) Vẽ lại sơ đồ của mạch đệm dùng nguồn đơn (ghi rõ giá trị của trở và tụ được dùng.)
 - (b) Cho biết tần số cắt (F_{-3dB}) của mạch lọc cao qua RC được dùng để lọc thành phần DC của V_{in} .
 - (c) Cho biết tổng công suất tiêu thụ qua các điện trở dùng để phân cực V_{com} .
 - (d) Tiến hành mô phỏng transient để tìm sai số tối đa và tối thiểu giữa chân V^+ và V_{out} . Giải thích lý do tại sao càng gần đỉnh tín hiệu thì sai số càng thấp.
 - (e) Tiến hành mô phỏng DC với nguồn V_{in} thay đổi từ $0V$ đến $15V$. Cho biết dải điện thế ngõ ra của mô hình opamp LM324.
 - (f) Mô phỏng AC để tìm tần số cắt F_{-3dB} của mạch đệm.

V. Thực hành

1. Mô phỏng transient mạch khuếch đại không đảo dùng nguồn đơn trong hình 5 với opamp LM324 trong LTSpice:

- Điện thế nguồn $VCC = 10V$.
- Nguồn sóng sin tạo tín hiệu vào V_{in} có tần số $1KHz$ và biên độ dao động: $-1V \leq V_{in} \leq 1V$.
- $R0 = R3 = 100K\Omega$.
- $R1 = 10K\Omega$. $R2 = 20K\Omega$.
- $C1 = 10nF$.

- Tính V_{ppout}/V_{ppin} . Tại sao mạch không đạt được độ khuếch đại theo công thức (4).
- Vẽ đồ thị điện thế theo thời gian tại đây V_{com} . Giải thích nguyên nhân gây ra dạng sóng ở V_{com} .
- Thêm một tụ điện $C2$ vào mạch, một đầu nối vào V_{com} và một đầu nối xuống ground. Mô phỏng lại mạch ở chế độ transient với $C2$ có giá trị là $100\mu F$. Quan sát tín hiệu V_{com} và độ khuếch đại của mạch.
- Tăng DC offset của nguồn sóng sin tạo tín hiệu vào V_{in} lên $2V$. Chạy lại mô phỏng và cho biết offset của tín hiệu tại chân V^+ của opamp. Thử nối tắt tụ $C1$ và quan sát lại kết quả sau khi mô phỏng.
- Ngưng nối tắt tụ $C1$. Tăng biên độ dao động của V_{in} lên: $-2V \leq V_{in} \leq 2V$ rồi chạy lại mô phỏng. Cho biết dải điện thế ngõ ra V_{out} và giải thích kết quả đạt được.
- Nhấn chuột phải vào tụ $C2$ sau đó chọn Select Capacitor. Chọn mô hình như ở hình bên dưới (100uF Nichicon UPL1h101MPH Rser = 0.14Ω) rồi nhấn OK. LTSpice sẽ tự động chuyển ký hiệu tụ $C2$ sang tụ hóa.



Lần lượt chạy lại mô phỏng với tín hiệu vào V_{in} có tần số $1KHz$ và $100KHz$. Quan sát tín hiệu V_{com} và so sánh với kết quả ở câu (c).

- Khảo sát đáp ứng tần số của mạch khuếch đại không đảo dùng nguồn đôi trong hình 4 với opamp LM324 trong LTSpice:
 - Điện thế nguồn $VCC = 5V$, $VSS = -5V$.
 - Nguồn sóng sin tạo tín hiệu vào V_{in} có AC Amplitude = 1.
 - $R1 = 10K\Omega$. $R2 = 20K\Omega$

- Sử dụng Spice Directive (phím tắt: S) trong LTSpice để tìm độ lợi cực đại của mạch từ mô phỏng AC:

Cú pháp: .MEAS AC [tên] max mag([Tín hiệu])

Ví dụ: .MEAS AC tmp max mag(V(vout)/V(vin))

- (b) Tương tự, tìm tần số cắt F_{-3dB} của mạch sử dụng lệnh sau:

Cú pháp: .MEAS AC [tên] when mag([Tín Hiệu])=[Giá trị] [FALL/Rise/Cross]=[N]

Ví dụ: .MEAS AC meas3db when mag(V(vout)/V(vin))=(tmp/sqrt(2)) FALL=1

- (c) Chạy mô phỏng AC và quan sát biểu đồ bode của $V(Vout)/V(Vin)$. Để xem kết quả từ lệnh .MEAS, chọn View>Spice Error Log.
- (d) Lặp lại hai bước trên với $R2$ lần lượt có giá trị là $40K, 60K, 80K$. Tìm GBP của mạch.
- (e) So sánh GBP tìm được với giá trị nêu trong datasheet của Texas Instruments. Kiểm chứng với lập luận trong phần lý thuyết.
- (f) Chọn giá trị cho $R2$ để mạch có độ khuếch đại là 9. Sau đó tạo một schematic mới và thiết kế mạch khuếch đại không đảo 2 tầng như hình 9. Mỗi tầng sẽ có độ khuếch đại là 3. Tìm F_{-3dB} và so sánh băng thông giữa 2 mạch.

3. Khảo sát đáp ứng tần số của mạch khuếch đại đảo dùng nguồn đôi trong hình 6 với opamp LM324 trong LTSpice. Thực hiện lại các bước (a) $\rightarrow$ (e) của câu 2 và so sánh GBP giữa mạch khuếch đại đảo và không đảo. Rút ra kết luận về ứng dụng của các mạch này trong thực tế.

4. Khảo sát mạch đệm nguồn đơn cực dùng opamp LM324N trên Breadboard. Mắc một tụ điện có giá trị $50pF$ giữa ngõ ra của opamp với ground để mô phỏng ký sinh trên đường truyền. Từ thực nghiệm cho biết kết quả đánh giá của các thông số sau:

- (a) Dải điện thế ngõ ra.
- (b) Băng thông.
- (c) Khảo sát Slew Rate của mạch bằng cách thay V_{in} bằng một tín hiệu sóng vuông có biên độ dao động $5V$ và tần số $1KHz$.

5. Tiến hành thiết kế và kiểm tra mạch khuếch đại không đảo nguồn đơn sử dụng LM324N ở hình 5 trên Breadboard với các yêu cầu sau:

- Nguồn cấp $VCC = 5V$.
- Tín hiệu vào là sóng sin có tần số $1KHz$ và biên độ dao động $0.2V$.
- Tụ $C2$ (V_{com}) dùng tụ hóa $100\mu F$.
- Chọn điện trở $R1 = R2$.

- (a) Khảo sát dạng sóng ở V_{out} và V_{com} .
- (b) Tìm dải điện thế ngõ ra cực đại mà mạch có thể đạt được.

- (c) Tìm độ khuếch đại với các trường hợp sau: $R_2 = R_1$, $R_2 = 2 \times R_1$, và $R_2 = 3 \times R_1$.
- (d) Giải thích lý do dẫn đến sự khác biệt giữa kết quả thu được ở câu (a), lý thuyết và mô phỏng.
- (e) Tìm băng thông của mạch với các trường hợp $R_2 = R_1$, $R_2 = 2 \times R_1$, $R_2 = 3 \times R_1$. So sánh với kết quả mô phỏng ở câu 2 và kiểm tra lập luận về GBP trong lý thuyết.
6. Tiến hành thiết kế và kiểm tra mạch khuếch đại đảo nguồn đơn hai tầng sử dụng LM324N trên Breadboard với các yêu cầu sau:
- Nguồn cấp $V_{CC} = 5V$.
 - Tín hiệu vào là sóng sin có tần số $1KHz$ và biên độ dao động $0.1V$.
 - Tụ C_2 (V_{com}) dùng tụ hóa $100\mu F$.
 - Độ khuếch đại của toàn mạch gần bằng 4.
 - Bảo đảm tín hiệu ra không bị biến dạng so với tín hiệu vào.
- (a) Tìm băng thông của toàn mạch.
- (b) Tìm tần số tại đó độ lợi của mạch gần bằng 1.
- (c) Tăng độ khuếch đại của tầng đầu tiên lên gần bằng 4. Tìm F_{-3dB} của tầng đầu và tần số tại đó độ lợi của tầng đầu là 1. So sánh với kết quả ở câu (a). Nhận xét và giải thích kết quả đạt được.

VI. Báo cáo

BÀI 2: OPAMP CƠ BẢN: KHUẾCH ĐẠI & ĐÁP ỨNG TẦN SỐ (2 TUẦN)

Họ và Tên:

Lớp:

MSSV:

a. Phần chuẩn bị**1. Dựa vào datasheet của LM324 chế tạo bởi Texas Instruments thực hiện các yêu cầu sau:**

(a) Vẽ và chú thích sơ đồ chân của opamp trong LM324.

(b) Cho biết giá trị của các thông số sau trong LM324N tại nhiệt độ phòng trong cột TYP (Typical):

- Dải điện thế nguồn đối với nguồn đôi:
- Dải điện thế nguồn đối với nguồn đơn:
- A_{OL} :
- GBP :
- $V_{InputOffset}$:
- Output Voltage Swing ($10K\Omega$):
- ICMR:

2. Mô phỏng mạch đệm với opamp LM324 dùng nguồn đơn bằng LTSpice:

(a) Vẽ lại sơ đồ của mạch đệm dùng nguồn đơn (ghi rõ giá trị của trở và tụ được dùng.)

- (b) F_{-3dB} của mạch lọc cao qua RC:
- (c) Tổng công suất tiêu thụ qua các điện trở phân cực V_{com} :
- (d) Mô phỏng transient và cho biết:
 Sai số tối đa:
 Sai số tối thiểu:
 Tại sao càng gần đỉnh tín hiệu sai số càng thấp:

- (e) Tiến hành mô phỏng DC. Cho biết dải điện thế ngõ ra của mô hình opamp LM324:

- (f) F_{-3dB} của mạch đệm =

b. Phần thực hành

1. Mô phỏng transient mạch khuếch đại không đảo dùng nguồn đơn trong hình 5 với opamp LM324 trong LTSpice:

- (a) Tính V_{out}/V_{in} :
 Tại sao mạch không đạt được độ khuếch đại theo lý thuyết:

- (b) Vẽ đồ thị điện thế theo thời gian tại V_{com} .

Giải thích nguyên nhân gây ra dạng sóng ở V_{com} :

.....

(c) Vẽ lại tín hiệu V_{com}

Độ khuếch đại của mạch:

(d) Với DC offset của V_{in} là $2V$, đo:

Offset của tín hiệu tại chân V^+ trước khi nối tắt:

Sau khi bỏ tụ $C1$:

(e) Dải điện thế ngõ ra V_{out}

Giải thích kết quả đạt được:

.....

.....

(f) So sánh V_{com} với câu (c):

.....

.....

2. Khảo sát đáp ứng tần số của mạch khuếch đại không đảo dùng nguồn đôi trong hình 4 với opamp LM324 trong LTSpice:

(a) Độ lợi cực đại:

(b) F_{-3dB} :

(c) Chạy mô phỏng AC và vẽ lại biểu đồ bode của $V(V_{out})/V(V_{in})$:

(d) $R2 = 40K: F_{-3dB} = \dots\dots\dots$

$R2 = 60K: F_{-3dB} = \dots\dots\dots$

$R2 = 80K: F_{-3dB} = \dots\dots\dots$

$GBP = \dots\dots\dots$

(e) So sánh và nhận xét GBP tìm được với giá trị nêu trong datasheet của Texas Instruments.

.....

Lập luận trong phần lý thuyết đúng hay sai? Tại sao?

.....

.....

(f) Đơn tầng: $R2 = \dots\dots\dots; F_{-3dB} = \dots\dots\dots$

2 tầng: $R1 = \dots\dots\dots; R2 = \dots\dots\dots;$

$R3 = \dots\dots\dots; R4 = \dots\dots\dots; F_{-3dB} = \dots\dots\dots$

Mạch nào có băng thông cao hơn? Tại sao?

.....

.....

3. Khảo sát đáp ứng tần số của mạch khuếch đại đảo dùng nguồn đôi trong hình 6 với opamp LM324 trong LTSpice.

(a) Độ lợi cực đại: $\dots\dots\dots$

(b) $F_{-3dB}: \dots\dots\dots$

(c) Chạy mô phỏng AC và quan sát biểu đồ Bode.

(d) $R2 = 40K: F_{-3dB} = \dots\dots\dots$

$R2 = 60K: F_{-3dB} = \dots\dots\dots$

$R2 = 80K: F_{-3dB} = \dots\dots\dots$

$GBP = \dots\dots\dots$

(e) So sánh và nhận xét GBP tìm được với giá trị nêu trong datasheet của Texas Instruments.

.....

Lập luận trong phần lý thuyết đúng hay sai? Tại sao?

.....

.....

(f) So sánh GBP giữa mạch khuếch đại đảo và không đảo:

Mạch nào có băng thông cao hơn: $\dots\dots\dots$

Tại sao?

.....

.....

 Trong thực tế mạch khuếch đại đảo hay không đảo được dùng nhiều hơn?

4. Khảo sát mạch đệm với nguồn đơn cực dùng opamp LM324N trên Breadboard.

- (a) Dải điện thế ngõ ra:
- (b) Bảng thông:
- (c) Vẽ đáp ứng của mạch với sóng vuông:

5. Tiến hành thiết kế và kiểm tra mạch khuếch đại không đảo đơn cực sử dụng LM324N ở hình 5 trên Breadboard.

- (a) Vẽ đồ thị mô tả dạng sóng V_{out} và V_{in} :

- (b) Tính dải điện thế ngõ ra cực đại:

- (c) Tính V_{out}/V_{in} với các trường hợp sau:

$$R2 = R1: \dots\dots\dots$$

$$R2 = 2 \times R1: \dots\dots\dots$$

$$R2 = 3 \times R1: \dots\dots\dots$$

- (d) Giải thích lý do dẫn đến sự khác biệt trong độ khuếch đại giữa thực nghiệm, mô phỏng, và lý thuyết.

.....

.....

.....

- (e) Tìm băng thông của mạch với các trường hợp:

$R2 = R1$:

$R2 = 2 \times R1$:

$R2 = 3 \times R1$:

So sánh với kết quả mô phỏng ở câu 2 và lập luận về GBP trong lý thuyết:

.....

.....

.....

.....

.....

6. Tiến hành thiết kế và kiểm tra mạch khuếch đại đảo đơn cực hai tầng sử dụng LM324N trên Breadboard.

- (a) Vẽ lại sơ đồ nguyên lý của mạch khuếch đại đảo đơn cực 2 tầng:

- (b) Cho biết các thông số của thiết kế:

Tầng 1: $R1 =$; $R2 =$; Độ khuếch đại:

Tầng 2: $R3 =$; $R4 =$; Độ khuếch đại:

Độ khuếch đại toàn mạch:

(c) F_{-3dB} tầng 1:

F_{-3dB} tầng 2:

F_{-3dB} toàn mạch:

(d) Tần số độ lợi toàn mạch bằng 1:

(e) Tăng độ khuếch đại của tầng đầu tiên lên gần bằng 4:

F_{-3dB} của tầng 1:

Tần số tại đó độ lợi của tầng đầu là 1:

So sánh với kết quả ở câu (a):

.....

Nhận xét và giải thích kết quả đạt được:

.....

.....

.....

.....

.....

.....

BÀI 3: MẠCH CỘNG, TRỪ, SO SÁNH, VÀ TRIGGER SCHMITT SỬ DỤNG OPAMP

I. Mục Tiêu

Phân tích mạch cộng, trừ, so sánh, trigger Schmitt sử dụng opamp.

II. Linh kiện và thiết bị

Phần mềm mô phỏng LTSpice.

LM324.

LM339.


Nguồn và linh kiện thụ động.

Breadboard.

Oscilloscope.

III. Cơ sở lý thuyết

a. Mạch cộng



Hình 1: Mạch cộng opamp đảo dấu dùng nguồn đôi.

Hình 1 mô tả mạch cộng đảo dấu với ba tín hiệu vào V_a , V_b , và V_c . Để phân tích hoạt động của mạch này ta có thể dùng định luật nút (tổng dòng vào bằng tổng dòng ra) (opamp lý tưởng dòng vào chân V^+ và V^- bằng 0):

$$V^- = V^+ = 0 \quad (1)$$

$$\frac{V_a}{R_a} + \frac{V_b}{R_b} + \frac{V_c}{R_c} = -\frac{V_{out}}{R_2} \quad (2)$$


$$\Rightarrow V_{out} = - \left(V_a \frac{R_2}{R_a} + V_b \frac{R_2}{R_b} + V_c \frac{R_2}{R_c} \right) \quad (3)$$

Nếu $R_2 = R_a = R_b = R_c$:

$$V_{out} = -(V_a + V_b + V_c) \quad (4)$$

Tương tự, đối với mạch có n ngõ vào:

$$V_{out} = -(V_a + V_b + V_c + \dots + V_n) \quad (5)$$



Hình 2: Mạch cộng opamp không đảo dùng nguồn đôi.

Hình 2 mô tả mạch cộng không đảo. Dựa vào định lý chồng chập ta lần lượt tính được V^+ theo tín hiệu vào:

$$V_1^+ = V_a \times \frac{R_b \times R_c}{R_b + R_c} \frac{1}{R_a + \frac{R_b \times R_c}{R_b + R_c}} \quad (6)$$

$$V_2^+ = V_b \times \frac{R_a \times R_c}{R_a + R_c} \frac{1}{R_b + \frac{R_a \times R_c}{R_a + R_c}} \quad (7)$$

$$V_3^+ = V_c \times \frac{R_a \times R_b}{R_a + R_b} \frac{1}{R_c + \frac{R_a \times R_b}{R_a + R_b}} \quad (8)$$

Với $R_a = R_b = R_c = R$:

$$V_x^+ = V_x \times \frac{R}{2} \frac{1}{R + R/2} = V_x \times \frac{R}{3R} = \frac{V_x}{3} \quad (9)$$

$$V^+ = V_1^+ + V_2^+ + V_3^+ = \frac{V_a + V_b + V_c}{3} \quad (10)$$

Với mạch khuếch đại không đảo ta có:

$$V_{out} = \left(1 + \frac{R2}{R1}\right) V^+ = \left(1 + \frac{R2}{R1}\right) \frac{V_a + V_b + V_c}{3} \quad (11)$$


Nếu $R2 = 2R1$:

$$V_{out} = V_a + V_b + V_c \quad (12)$$

Công thức (3) và (11) cho thấy mặc dù mạch cộng đảo đầu và cộng không đảo giống nhau về chức năng, cách chọn điện trở và độ khuếch đại cho hai mạch này có sự khác biệt lớn.

Mạch cộng có nhiều ứng dụng trong thực tế như trộn tín hiệu âm thanh (audio-mixer), hoặc dùng làm khối chuyển đổi số sang tương tự (Digital-to-Analog Converter – DAC).

b. Mạch trừ



Hình 3: Mạch trừ dùng nguồn đôi.

Hình 3 mô tả mạch trừ với tín hiệu vào V_a và V_b . Sử dụng định lý chồng chập ta có:

$$V_{out1} = V_a \frac{R4}{R3 + R4} \left(1 + \frac{R2}{R1}\right) \quad (13)$$


$$V_{out2} = -V_b \frac{R2}{R1} \quad (14)$$

$$V_{out} = V_{out1} + V_{out2} = V_a \frac{R4}{R3 + R4} \left(1 + \frac{R2}{R1}\right) - V_b \frac{R2}{R1} \quad (15)$$

Nếu $R1 = R2 = R3 = R4$:


$$V_{out} = V_a - V_b \quad (16)$$

Công thức (16) cho thấy mạch sẽ khuếch đại sự sai khác giữa 2 tín hiệu vào và lọc đi phần chung của 2 tín hiệu. Mạch trừ được ứng dụng nhiều trong các hệ thống truyền – nhận dữ liệu như hình 4. Ở nguồn phát VTx, tín hiệu gốc sẽ được sẽ đi qua mạch khuếch đại đảo và không đảo để tạo 2 tín hiệu phát lệch pha nhau 180° . Nếu nhiễu trong quá trình truyền dữ liệu của 2 tín hiệu là như nhau, mạch trừ ở nguồn thu sẽ khôi phục lại tín hiệu gốc và loại đi phần nhiễu.



Hình 4: Một hệ thống truyền – nhận dữ liệu đơn giản.

c. Mạch so sánh



Hình 5: Mạch so sánh opamp.

Hình 5 mô tả một mạch so sánh đơn giản. Công thức của tín hiệu ra (17) cho thấy V_{out} sẽ đạt đến trạng thái bão hòa với chỉ một sự sai biệt nhỏ giữa V_a và V_b .


$$V_{out} = A_{OL} \times (V_a - V_b) \quad (17)$$

Khi sử dụng mạch so sánh trong thiết kế cần lưu ý một số đặc tính sau của opamp:


- Sử dụng opamp tối ưu cho mạch so sánh (VD: LM339). Các opamp này thường được gọi chung là Comparator.
- Điện thế offset ngõ vào của opamp sẽ ảnh hưởng đến độ chính xác của mạch

so sánh: $V_{out} = A_{OL} \times (V_a - V_b \pm V_{InputOffset})$

- Thời gian đáp ứng (Response Time) (hay thời gian trì hoãn) của mạch so sánh là thời gian cần thiết để tín hiệu ra đạt tới trạng thái ổn định khi tín hiệu vào thay đổi (hình 6 và 7).




Hình 6: Thời gian đáp ứng của mạch so sánh LM339 theo datasheet của Texas Instruments khi $V_a - V_b$ chuyển từ dương sang âm.




Hình 7: Thời gian đáp ứng của mạch so sánh LM339 theo datasheet của Texas Instruments khi $V_a - V_b$ chuyển từ âm sang dương.

Do mạch so sánh thường dùng để giao tiếp với các IC số, một số IC so sánh có ngõ ra với cực Collector để hở để người thiết kế quyết định mức điện thế ứng với mức logic HIGH. Với các loại mạch này, người thiết kế phải nối một điện trở giữa ngõ ra của mạch với điện thế mức logic HIGH mong muốn như hình 8.




Hình 8: Mạch so sánh với ngõ ra được kéo lên mức logic HIGH = 5V.

Từ hình 9 ta thấy một sai số nhỏ gây ra bởi nhiễu trên đường tín hiệu vào cũng đủ để ngõ ra của mạch không ổn định. Nếu như ứng dụng yêu cầu độ ổn định cao, ta có thể dùng mạch so sánh Trigger Schmitt được trình bày ở phần sau để hạn chế ảnh hưởng của nhiễu.



Hình 9: Nhiễu trên tín hiệu vào V_{in} gây ảnh hưởng tới ngõ ra khi $V_{in} \approx V_{Ref}$.

d. Mạch so sánh Trigger Schmitt



Hình 10: Mạch so sánh Trigger Schmitt nguồn đôi.

Gọi V_{OH} là mức điện thế ở ngõ ra ứng với mức logic HIGH và V_{OL} là điện thế ở mức logic LOW. Khi ngõ ra ở mức V_{OH} , theo định luật nút:

$$\frac{V^+ - V_{Ref}}{R1} = \frac{V_{OH} - V^+}{R2} \quad (18)$$


$$\Rightarrow V^+ = \frac{V_{Ref}R2 + V_{OH}R1}{(R1 + R2)} = V_{TH} \quad (19)$$

Như vậy, để điện thế ngõ ra chuyển từ mức cao về mức thấp: $V_{in} > V_{TH}$. Tương tự đối với trường hợp khi ngõ ra ở mức V_{OL} :

$$V^+ = \frac{V_{Ref}R2 + V_{OL}R1}{(R1 + R2)} = V_{TL} \quad (20)$$

Để điện thế ngõ ra chuyển từ mức thấp lên mức cao: $V_{in} < V_{TL}$.

Với $R1 = R2$, $V_{Ref} = 5V$, $V_{OH} = 10V$, và $V_{OL} = 0V$. Ta có $V_{TH} = 7,5V$ và $V_{TL} = 2,5V$. Như vậy, khi $V_{in} > 7,5V$ mạch mới chuyển về mức logic LOW $0V$. Ngược lại, $V_{in} < 2,5V$ thì mạch mới chuyển về mức logic HIGH $10V$. Hình 11 mô tả dạng sóng ngõ ra của mạch Trigger Schmitt với tín hiệu nhiễu ở hình 9.




Hình 11: Mạch so sánh với ngõ ra được kéo lên mức logic HIGH = 5V.

Khi thiết kế mạch Trigger Schmitt sử dụng IC so sánh với cực C để hỏi, cần lưu ý giá trị của $R1$ và $R2$ phải đủ lớn (khoảng vài trăm $K\Omega$ hoặc vài $M\Omega$) để tránh ảnh

hưởng tới logic ngõ ra của mạch.

IV. Chuẩn bị trước thực hành

- Đối với mạch cộng không đảo 2 tín hiệu vào (V_a, V_b). Cho biết tỉ lệ R_2/R_1 để $V_{out} = V_a + V_b$. Sau đó mô phỏng mạch trên LTSpice biết V_a và V_b là sóng sin có tần số lần lượt là $1KHz$ và $100KHz$. Vẽ lại dạng sóng ở ngõ ra.
- Đọc datasheet của LM339N cung cấp bởi Texas Instruments và cho biết:
 - Nguồn cung cấp cho phép.
 - Điện thế offset ngõ vào.
 - A_{OL} .
 - Tốc độ đáp ứng.
 - Cổng collector ở ngõ ra để hở hay không?
 - Thế ngõ ra ở trạng thái bảo hòa.
 - Sơ đồ cấu tạo chân.
- Chọn giá trị R_1 và R_2 cho mạch so sánh Trigger Schmitt ở hình 10 để $V_{TH} = 3,125V$ và $V_{TL} = 1,875$. Biết $V_{OH} = 5V$, $V_{OL} = 0V$, và $V_{Ref} = 2,5V$. Sau đó mô phỏng mạch trên LTSpice với mô hình comparator LM339 và thông số được chọn.
 - Mạch dùng nguồn đơn $5V$.
 - Nguồn tín hiệu vào V_{in} là sóng tam giác được thiết lập trong chế độ PULSE với $Trise = Tfall = 0,5Tperiod$ như hình dưới:



- Lấy giá trị cho điện trở kéo lên (R_{PullUp}) theo như trong datasheet.

- (a) Tìm thời gian đáp ứng của cạnh lên và cạnh xuống.
- (b) Cho biết V_{OH} , V_{OL} , V_{TH} , và V_{TL} của ngõ ra sau khi mô phỏng.
- (c) Giải thích sự khác biệt giữa kết quả mô phỏng so với tính toán.

V. Thực hành

1. Thiết kế mạch cộng không đảo đầu dùng nguồn đơn 5V với 2 tín hiệu vào là sóng sin $2\sin(2\pi 1000t)$ và $0.5\sin(2\pi 10000t)$. Khảo sát các thông số sau:
 - (a) Dải điện thế ở ngõ ra.
 - (b) Tần số cắt F_{-3dB} của mạch.
2. Tương tự, thiết kế mạch cộng đảo đầu nguồn đơn và khảo sát lại như trên. Sau đó so sánh bằng thông giữa 2 mạch.
3. Thiết kế mạch trừ ở hình 3 sao cho $V_{out} = (V_a - V_b)$. Sau đó khảo sát các trường hợp sau:
 - (a) Cho cùng 1 tín hiệu đi vào 2 chân V_a và V_b của mạch. Quan sát dạng sóng ra và so sánh kết quả đạt được so với kết quả mong muốn theo lý thuyết.
 - (b) Cho V_a và V_b là 2 tín hiệu sin giống nhau về tần số và biên độ nhưng lệch pha 180° . Quan sát dạng sóng ra và giải thích.
 - (c) Khảo sát độ lợi, băng thông của mạch và so sánh với GBP .
4. Thiết kế mạch so sánh Trigger Schmitt dựa theo các thông số đã chọn ở phần chuẩn bị. Quan sát và so sánh kết quả đạt được trong thực tế với kết quả mô phỏng.

VI. Báo cáo

BÀI 3: MẠCH CỘNG, TRỪ, SO SÁNH, VÀ TRIGGER SCHMITT SỬ DỤNG OPAMP

Họ và Tên:

Lớp:

MSSV:

a. Phần chuẩn bị**1. Tỷ lệ R_2/R_1 :****Vẽ lại dạng sóng ra sau khi mô phỏng:****2. Đọc datasheet của LM339N cung cấp bởi Texas Instruments và cho biết:**

- Nguồn cung cấp cho phép:.....
- Điện thế offset ngõ vào:.....
- A_{OL} :.....
- Tốc độ đáp ứng:.....
- Cổng collector ở ngõ ra để hở hay không?.....
- Thế ngõ ra ở trạng thái bão hòa:.....
- Vẽ sơ đồ cấu tạo chân:

3. Thiết kế và mô phỏng mạch so sánh Trigger Schmitt.

- $R_{PullUp} = \dots$; $R1 = \dots$; $R2 = \dots$
- $V_{OH} = \dots$; $V_{OL} = \dots$
- $V_{TH} = \dots$; $V_{TL} = \dots$
- Giải thích sự khác biệt giữa kết quả mô phỏng so với tính toán.

.....

.....

.....

.....

b. Phần thực hành**1. Thiết kế mạch cộng không đảo đầu nguồn đơn. Cho biết:**

- (a) Dải điện thế ở ngõ ra:
- (b) Tần số cắt F_{-3dB} :

2. Thiết kế mạch cộng đảo đầu nguồn đơn. Cho biết:

- (a) Dải điện thế ở ngõ ra:
- (b) Tần số cắt F_{-3dB} :
- (c) So với mạch cộng không đảo đầu, mạch nào có băng thông cao hơn? Giải thích?

.....

.....

.....

.....

3. Thiết kế mạch trừ ở hình 3:

- (a) Cho cùng 1 tín hiệu đi vào 2 chân V_a và V_b của mạch. Quan sát dạng sóng ra và so sánh kết quả đạt được so với kết quả mong muốn theo lý thuyết.

.....

.....

.....

- (b) Cho V_a và V_b là 2 tín hiệu sin giống nhau về tần số và biên độ nhưng lệch pha 180° . Quan sát dạng sóng ra và giải thích.

.....

.....

.....

- (c) Độ lợi = ; Băng thông =
So sánh với GBP .

.....

.....

4. Thiết kế mạch so sánh Trigger Schmitt dựa theo các thông số đã chọn ở phần chuẩn bị. Cho biết:

- V_{OH} = ; V_{OL} =
- V_{TH} = ; V_{TL} =
- Thời gian đáp ứng: Cạnh lên = ; Cạnh xuống =
- Giải thích sự khác biệt giữa kết quả mô phỏng so với thực nghiệm.

.....

.....

.....

.....

.....

BÀI 4: MẠCH LỌC TÍCH CỰC

I. Mục Tiêu

Thiết kế các mạch lọc thấp qua, cao qua, dải qua, và dải chặn sử dụng opamp.

II. Linh kiện và thiết bị

LM324.


Nguồn và linh kiện thụ động.

Breadboard.

Oscilloscope.

III. Cơ sở lý thuyết

a. Lọc thấp qua tích cực không đảo



Hình 1: Mạch lọc thấp qua tích cực không đảo dùng nguồn đôi.

Hình 1 mô tả mạch lọc tích cực không đảo dùng nguồn đôi gồm mạch lọc thụ động RC kết hợp với mạch đệm dùng opamp. Mạch lọc RC có ưu điểm là đơn giản, dễ thiết kế, nhưng có tổng trở ngõ ra cao do đó không thích hợp để lái tải. Bằng việc kết hợp với mạch đệm, mạch lọc sẽ có tổng trở ra thấp nhờ đó khắc phục được nhược điểm của mạch lọc thụ động.

Dựa vào biến đổi Laplace, ở miền tần số, ta coi tụ $C1$ tương đương với trở Z_{C1} :

$$Z_{C1} = \frac{1}{sC1} = \frac{1}{j\omega C1} \quad (1)$$

Trong đó j là số phức. Như vậy ở miền tần số, mạch RC đơn giản là cầu phân thế nối với mạch đệm:

$$V_{out} = V^- = V^+ = \frac{V_{in}Z_{C1}}{R1 + Z_{C1}} \quad (2)$$

Gọi $H = V_{out}/V_{in}$ là hàm truyền của mạch, thế (1) vào công thức trên ta có:

$$H = \frac{1}{sC1} \frac{1}{R1 + 1/sC1} = \frac{1}{1 + sC1 \times R1} = \frac{1}{1 + j\omega C1 \times R1} \quad (3)$$


Ta biết bình phương của số phức:

$$H^2 = \frac{1}{1 + j\omega C1 \times R1} * \frac{1}{1 - j\omega C1 \times R1} = \frac{1}{1 + (\omega C1 \times R1)^2} \quad (4)$$

Như vậy đáp ứng biên độ $|H|$:

$$|H| = |\sqrt{H^2}| = \frac{1}{\sqrt{1 + (\omega C1 \times R1)^2}} = \frac{1}{\sqrt{1 + (2\pi f C1 \times R1)^2}} \quad (5)$$

Công thức (5) cho thấy tần số tín hiệu vào càng lớn, biên độ tín hiệu ra càng nhỏ. Nói cách khác, mạch lọc thấp qua cho tín hiệu tần số thấp đi qua và lọc bỏ tần số cao như mô tả bằng biểu đồ bode ở hình 2.



Hình 2: Đáp ứng tần số của mạch lọc thấp qua.

Biết tần số cắt $f_c = F_{-3dB}$ là tần số tại đó đáp ứng biên độ giảm đi 3dB (tương đương với $\sqrt{2}$ giai tuyến tính) so với giá trị cực đại. Từ (5), $|H|_{Max} = 1$ tại $f = 0$. Vậy với $f = f_c$:


$$\frac{|H|_{Max}}{\sqrt{2}} = \frac{1}{\sqrt{2}} = \frac{1}{\sqrt{1 + (2\pi f_c C1 \times R1)^2}} \quad (6)$$

Đơn giản hóa (6), ta có tần số cắt của mạch:

$$F_{-3dB} = f_c = \frac{1}{2\pi C1 \times R1} \quad (7)$$

Thay (7) vào (5) ta có được đáp ứng biên độ của mạch theo f_c (8). Ta thấy đáp ứng biên độ của mạch giảm 20dB mỗi lần tần số tín hiệu vào tăng gấp 10 lần f_c .

$$|H| = \frac{1}{\sqrt{1 + (\frac{f}{f_c})^2}} \quad (8)$$




Hình 3: Mạch lọc thấp qua tích cực khuếch đại không đảo dùng nguồn đôi.

Hình 3 mô tả mạch lọc tích cực kết hợp với mạch khuếch đại không đảo. Chứng minh tương tự ta có đáp ứng biên độ của mạch:

$$|H| = A_V \times \frac{1}{\sqrt{1 + (\frac{f}{f_c})^2}} = \left(1 + \frac{R3}{R4}\right) \times \frac{1}{\sqrt{1 + (\frac{f}{f_c})^2}} \quad (9)$$

b. Lọc thấp qua đảo dấu



Hình 4: Mạch lọc thấp qua tích cực đảo dấu dùng nguồn đôi.

Bằng biến đổi Laplace ta tìm được hàm truyền H của mạch ở miền tần số:

$$H = -\frac{R_2 Z_{C1}}{R_2 + Z_{C1}} \frac{1}{R_1} \quad (10)$$

Chúng minh tương tự như ở phần trước ta tìm được tần số cắt f_c của mạch:

$$F_{-3dB} = f_c = \frac{1}{2\pi C_1 \times R_2} \quad (11)$$

Và đáp ứng biên độ theo f_c :


$$|H| = \frac{R_2}{R_1} \frac{1}{\sqrt{1 + \left(\frac{f}{f_c}\right)^2}} \quad (12)$$

Độ khuếch đại của mạch ở DC ($f = 0Hz$):


$$A_V = -\frac{R_2}{R_1} \quad (13)$$

c. Lọc cao qua tích cực

Bằng cách hoán đổi vị trí của tụ và trở ở mạch lọc thấp qua, ta có mạch lọc cao qua như hình 5 và 6.



Hình 5: Mạch lọc cao qua tích cực không đảo dùng nguồn đôi.




Hình 6: Mạch lọc cao qua tích cực đảo dấu dùng nguồn đôi.

Tương tự, tần số cắt $f_c = 1/(2\pi R1 \times C1)$, và đáp ứng biên độ theo f_c :

$$|H| = A_V \frac{\frac{f}{f_c}}{\sqrt{1 + (\frac{f}{f_c})^2}} \quad (14)$$


Mạch lọc cao qua cho tín hiệu tần số cao đi qua và lọc bỏ tần số thấp như mô tả bằng biểu đồ bode ở hình 7.



Hình 7: Đáp ứng biên độ của mạch lọc cao qua.


d. Lọc dải qua tích cực

Bằng cách kết hợp mạch lọc thấp qua và cao qua với $f_{cHigh} < f_{cLow}$ ta có mạch lọc dải qua như hình 8.




Hình 8: Mạch lọc dải qua tích cực dùng mạch lọc tích cực cao qua và thấp qua.

Hình 9 mô tả đáp ứng của mạch lọc dải qua ở hình 8 với tần số cắt của mạch lọc cao qua khoảng $15Hz$ và tần số cắt của mạch lọc thấp qua là $1,5KHz$.



Hình 9: Đáp ứng biên độ của mạch lọc dải qua dùng mạch lọc tích cực cao qua và thấp qua.




Hình 10: Mạch lọc dải qua tích cực đa hồi tiếp độ lợi vô hạn (Infinite Gain Multiple Feedback - IGMF).

Ngoài kiến trúc trên, mạch lọc dải qua còn thể được thiết kế bằng nhiều loại mạch khác. Tuy nhiên, các loại kiến trúc này không nằm trong phạm vi của bài thực hành. Hình 10 mô tả một mạch lọc dải qua khác sử dụng 2 tầng hồi tiếp âm.

e. Lọc dải chặn tích cực

Tương tự như lọc dải qua ta có thể kết hợp mạch lọc thấp qua và cao qua để lọc đi tín hiệu thuộc một đoạn tần số cố định. Hình 11 mô tả mạch lọc dải chặn sử dụng lọc thấp qua và cao qua không đảo. Ngõ ra của hai mạch này được kết hợp lại thông qua mạch cộng như đã học ở bài thực hành số 3.


Ngược với mạch lọc dải qua, trong mạch lọc dải chặn, tần số cắt của mạch lọc thấp qua thấp hơn tần số cắt của mạch cao qua $f_{cLow} < f_{cHigh}$.



Hình 11: Mạch lọc dải chặn tích cực.

f. Lọc tích cực bậc 2


Mạch lọc tích cực bậc 1 đã giới thiệu ở các phần trước có ưu điểm là ổn định và dễ thiết kế. Tuy nhiên tốc độ giảm của đáp ứng biên độ sau khi qua tần số cắt f_c chỉ có 20dB. Do đó đoạn chuyển tiếp từ tần số cắt đến tần số có thể loại bỏ hết tín hiệu không mong muốn khá rộng. Để khắc phục nhược điểm này ta cần dùng các mạch lọc bậc 2 hoặc cao hơn.



Hình 12: Mạch lọc tích cực thấp qua bậc 2 Sallen-Key.

Có bốn loại mạch lọc bậc 2 thông dụng: Butterworth, Chebyshev, Bessel và Sallen-Key (được đặt theo tên của nhà phát minh). Tương tự như lọc bậc 1, bốn loại mạch lọc này đều có kiến trúc cho mạch lọc thấp qua, cao qua, dải qua, và dải chặn.

Trong phạm vi bài thực hành này, ta tập trung vào kiến trúc Sallen-Key do dễ thiết kế và chỉ cần một opamp duy nhất. Hình 12 mô tả mạch lọc tích cực thấp qua bậc 2 Sallen-Key. Tương tự, mạch lọc cao qua hoán đổi vị trí của trở và tụ như được mô tả ở hình 13.



Hình 13: Mạch lọc tích cực cao qua bậc 2 Sallen-Key.

Tần số cắt của cả 2 mạch được tính như sau:

$$f_c = \frac{1}{2\pi\sqrt{R_1 R_2 C_1 C_2}} \quad (15)$$

Tương tự như mạch khuếch đại, để thiết kế mạch lọc có bậc lọc cao hơn, ta có thể kết hợp nhiều mạch lọc tích cực lại với nhau thay vì chỉ tập trung ở 1 tầng duy nhất. Tốc độ giảm của biên độ với mạch có bậc lọc n tuân theo công thức: $20dB \times n$.

IV. Chuẩn bị trước thực hành

1. Chứng minh công thức (15) dựa vào biến đổi Laplace như đã trình bày ở phần lọc tích cực thấp qua.
2. Mô phỏng mạch lọc cao qua bậc 2 ở hình 13 trên LTSpice sử dụng mô hình LM324:
 - (a) Tìm giá trị cho R_1, R_2, C_1, C_2 để mạch có $F_{-3dB} = 20KHz$.
 - (b) Tìm giá trị cho R_A, R_B để độ khuếch đại của mạch là 3.
 - (c) Vẽ lại đáp ứng biên độ và đáp ứng pha của mạch.
3. Kết hợp mạch lọc tích cực cao qua bậc 1 với mạch lọc tích cực cao qua bậc 2 ở câu trên.
Chạy mô phỏng trên LTSpice:

- (a) Tìm tần số cắt và độ lợi của toàn mạch.
- (b) Tính tốc độ giảm của đáp ứng biên độ ở ngõ ra với tần số tín hiệu nhỏ hơn F_{-3dB} .

V. Thực hành

1. Thiết kế mạch lọc tích cực thấp qua không đảo sử dụng nguồn đơn 5V và LM324 có $F_{-3dB} = 160Hz$:
 - (a) Chọn giá trị cho tụ và trở.
 - (b) Cho biết độ lợi của mạch và sự sai khác về pha của tín hiệu ra so với tín hiệu vào ở các tần số sau: $100Hz$, $160Hz$, $1,6KHz$, $16KHz$, $160KHz$, $1MHz$.
 - (c) Vẽ lại đáp ứng biên độ mạch lọc dựa theo kết quả trên.
2. Thiết kế mạch lọc tích cực dải qua ở hình 8 sử dụng nguồn đơn 5V và LM324 với tần số cắt lần lượt là $20Hz$ và $20KHz$. Lập lại các yêu cầu ở câu trước.
3. Thiết kế mạch lọc tích cực cao qua bậc 2 sử dụng nguồn đơn 5V và LM324 với thông số trở và tụ giống như trong câu 2 của bài chuẩn bị.
 - (a) Tìm tần số cắt của mạch.
 - (b) Cho biết độ lợi của mạch và sự sai khác về pha của tín hiệu ra so với tín hiệu vào ở các tần số sau: $f_c/10$, f_c , $10f_c$, $1MHz$.
 - (c) Giải thích kết quả thu được ở tần số $1MHz$.

VI. Báo cáo

BÀI 4: MẠCH LỌC TÍCH CỰC

Họ và Tên:

Lớp:

MSSV:

a. Phần chuẩn bị

1. Chứng minh công thức (15) dựa vào biến đổi Laplace như đã trình bày ở phần lọc tích cực thấp qua.

2. Mô phỏng mạch lọc cao qua bậc 2 ở hình 13 trên LTSpice sử dụng mô hình LM324:

(a) $R1 = \dots$; $R2 = \dots$; $C1 = \dots$; $C2 = \dots$

(b) $RA = \dots$; $RB = \dots$

(c) Vẽ lại đáp ứng biên độ và đáp ứng pha của mạch.

3. Kết hợp mạch lọc tích cực cao qua bậc 1 với mạch lọc tích cực cao qua bậc 2 ở câu trên. Vẽ lại sơ đồ mạch:

(a) $F_{-3dB} = \dots\dots\dots$; $A_V = \dots\dots\dots$

(b) Tốc độ giảm/decade = $\dots\dots\dots$

b. Phần thực hành

1. Thiết kế mạch lọc tích cực thấp qua không đảo, nguồn đơn 5V với LM324:

(a) $F_{-3dB} = 160Hz$; $R = \dots\dots\dots$; $C = \dots\dots\dots$

(b) Cho biết độ lợi của mạch và sự sai khác về pha của tín hiệu ra so với tín hiệu vào:

	100Hz	160Hz	1,6KHz	16KHz	160KHz	1MHz
Độ lợi (dB)						
Pha						

(c) Vẽ lại đáp ứng biên độ mạch lọc dựa theo bảng trên:

2. Thiết kế mạch lọc dải qua ở hình 8, nguồn đơn 5V và LM324 với tần số cắt lần lượt là 20Hz và 20KHz:

(a) $R1 = \dots\dots\dots$; $R2 = \dots\dots\dots$; $R3 = \dots\dots\dots$; $R4 = \dots\dots\dots$;
 $C1 = \dots\dots\dots$; $C2 = \dots\dots\dots$

(b) Cho biết độ lợi của mạch và sự sai khác về pha của tín hiệu ra so với tín hiệu vào:

	10Hz	100Hz	1KHz	10KHz	100KHz	1MHz
Độ lợi (dB)						
Pha						

(c) Vẽ lại đáp ứng biên độ của mạch lọc dựa theo bảng trên:

3. Thiết kế mạch lọc tích cực cao qua bậc 2 sử dụng nguồn đơn 5V và LM324 với thông số trở và tụ giống như trong câu 2 của bài chuẩn bị.

(a) $F_{-3dB} : \dots\dots\dots$

(b) Cho biết độ lợi của mạch và sự sai khác về pha của tín hiệu ra so với tín hiệu vào ở các tần số sau:

	$f_c/10$	f_c	$10f_c$	1MHz
Độ lợi (dB)				
Pha				

(c) Giải thích lý do dẫn đến kết quả tại 1MHz

.....

BÀI 5: MẠCH DAO ĐỘNG VÀ MẠCH ĐỊNH THỜI 555**I. Mục Tiêu**

Tìm hiểu nguyên lý dao động của các mạch RC.

Thiết kế các mạch dao động và mạch định thời sử dụng opamp và IC 555.

II. Linh kiện và thiết bị


LM339.

NE555P

Nguồn và linh kiện thụ động.

Breadboard.

Oscilloscope.

III. Cơ sở lý thuyết**a. Mạch sạc RC**

Hình 1: Một mạch nạp xả RC đơn giản.

Hình 1 mô tả một mạch RC đơn giản. Tại $t = 0$, điện thế giữa hai đầu tụ $v_{C0}(t = 0) = 0V$. Khi switch nối tới nguồn DC VCC , tụ sẽ bắt đầu được nạp bởi dòng qua $R0$. Điện thế giữa 2 đầu tụ khi nạp được tính theo công thức:


$$v_{C0}(t) = (VCC - V_o) \left(1 - e^{-t/R0C0}\right) + V_o \quad (1)$$

Trong đó V_o là điện thế của tụ trước khi nạp ($t = 0 \rightarrow V_o = 0V$). Giả sử tụ được nạp tới một điện thế V_m thì switch nối xuống ground. Vậy tụ sẽ được xả qua $R0$ theo công thức:

$$v_{C0}(t) = V_m e^{-t/R0C0} \quad (2)$$

Qua (1) và (2), có thể thấy quá trình nạp–xả của tụ tuân theo hàm mũ e như được mô tả ở hình 2. Do $R0C0$ sẽ quyết định tốc độ nạp xả của tụ theo thời gian, thông

số này thường được gọi là **hằng số thời gian (Time Constant)** hay **Tau**.



Hình 2: Quá trình nạp-xả của mạch RC.

Từ (1) ta có thể tính thời gian cần để tụ nạp tới điện thế $V_{CC}/2$ từ 0V là:

$$V_{CC}/2 = V_{CC}(1 - e^{-t/R_0C_0}) \Leftrightarrow 0,5 = e^{-t/R_0C_0} \quad (3)$$

$$\Rightarrow \ln(0,5) = -t/R_0C_0 \approx -0.693 \quad (4)$$

$$t = 0.693 \times R_0C_0 \quad (5)$$

Như vậy khi $t = 0.693$ lần hằng số thời gian RC, tụ sẽ nạp được $50\%V_{CC}$ từ 0V.

b. Mạch dao động opamp

Hình 3 mô tả mạch dao động tạo sóng vuông sử dụng mạch so sánh có cực C để hờ. Để phân tích hoạt động của mạch, giả sử V_{out} ban đầu đang ở mức cao V_{CC} , dựa theo định luật nút ta tính được V_{Ref} :

$$\frac{V_{out} - V_{Ref}}{R_1} + \frac{V_{CC} - V_{Ref}}{R_1} = \frac{V_{Ref}}{R_1} \quad (6)$$


$$\Rightarrow V_{Ref} = \frac{V_{CC} + V_{out}}{3} = V_{CC} \frac{2}{3} \quad (7)$$

Như vậy khi điện thế giữa hai đầu tụ C_0 được nạp quá $2V_{CC}/3$, $V^- > V^+ \rightarrow$ ngõ ra V_{out} sẽ chuyển xuống mức thấp 0V. Lúc này V_{Ref} theo định luật nút:

$$\frac{V_{Ref} - V_{out}}{R_1} + \frac{V_{Ref}}{R_1} = \frac{V_{CC} - V_{Ref}}{R_1} \quad (8)$$

$$\Rightarrow V_{Ref} = \frac{V_{CC} + V_{out}}{3} = \frac{V_{CC}}{3} \quad (9)$$

Tương tự, do $V_{out} = 0V$, tụ bắt đầu xả qua $R0$. Khi điện thế giữa 2 đầu tụ giảm qua $VCC/3$, $V^+ > V^- \rightarrow V_{out}$ lại trở về mức cao VCC . Lúc này do thế giữa hai đầu tụ nhỏ hơn V_{out} , tụ sẽ bắt đầu quá trình nạp. Tương tự, khi điện thế tụ lớn hơn $2VCC/3$, V_{out} sẽ tiếp tục chuyển xuống mức thấp và lặp lại quá trình như trước.



Hình 3: Mạch dao động sóng vuông sử dụng mạch so sánh có cực C để hở và nguồn đơn.

Thời gian t_{rise} để tụ nạp từ $VCC/3$ lên $2VCC/3$ có thể tính dựa vào công thức (1):

$$VCC \frac{2}{3} = (VCC - \frac{VCC}{3})(1 - e^{-t/R0C0}) + \frac{VCC}{3} \quad (10)$$

$$\Rightarrow \frac{2}{3} = \frac{2}{3}(1 - e^{-t/R0C0}) + \frac{1}{3} \quad (11)$$

$$\Rightarrow \frac{2}{3}e^{-t/R0C0} = 1/3 \Leftrightarrow e^{-t/R0C0} = 1/2 \quad (12)$$


$$\Rightarrow \ln(t/R0C0) = \ln(2) \quad (13)$$

$$t = R0C0 \ln(2) \quad (14)$$

Chúng minh tương tự với phương trình xả của tụ (2), ta thu được $t_{fall} = R0C0 \ln(2)$. Như vậy chu kỳ dao động của mạch:


$$T = 2R0C0 \ln(2) \quad (15)$$

Hình 4 mô tả dạng sóng mô phỏng trên LTSpice của mạch dao động sóng vuông sử dụng IC so sánh LM339 với nguồn cấp 5V. Do các đặc tính không lý tưởng của IC so sánh, ngõ ra không hoàn toàn đạt đến 5V và 0V dẫn đến tần số của mạch thực sẽ có sai số so với tính toán trên lý thuyết. Ngoài ra, offset giữa hai ngõ vào đảo và không đảo của opamp cũng sẽ ảnh hưởng đến tần số thực của mạch dao động.



Hình 4: Quá trình nạp xả và ngõ ra của mạch dao động sóng vuông sử dụng LM339.


c. Mạch định thời dùng IC 555



Hình 5: Sơ đồ cấu tạo của IC NE555 [Trích xuất từ datasheet của Texas Instruments].

Dòng IC định thời XX555 là các IC thường được dùng phổ biến trong các ứng dụng cần xác định thời gian ở mức μs cho đến vài giờ. Hình 5 mô tả sơ đồ cấu tạo chung của IC 555 gồm 3 điện trở làm cầu phân thế. Hai mạch so sánh opamp có một ngõ vào nối vào thang điện trở và chân còn lại nối với các chân THRES và

TRIG của IC. Ngõ ra của hai mạch so sánh này sẽ quyết định giá trị ngõ ra của flip-flop RS. Cuối cùng tín hiệu ra của flip-flop RS sẽ được nối tới mạch inverter và một transistor BJT.



Hình 6: Sơ đồ mạch dao động tạo sóng vuông dùng IC NE555 [Trích xuất từ datasheet của Texas Instruments].

Hình 6 mô tả cách sử dụng IC 555 để tạo mạch dao động sóng vuông. Tương tự như đã giải thích ở phần trước, mạch dao động dựa theo quá trình nạp xả của tụ. Khi $V_C < 2V_{CC}/3$, ngõ ra của flip-flop sẽ ở mức GND (0V). Do đó transistor BJT sẽ không dẫn và tụ được nạp qua R_A và R_B . Khi điện thế giữa hai đầu tụ vượt quá $2V_{CC}/3$, ngõ ra của flip-flop lên mức VCC. Do đó, transistor BJT sẽ dẫn để nối trở R_B xuống GND. Lúc này tụ sẽ được xả qua điện trở R_B và transistor. Khi tụ xả tới mức điện thế thấp hơn $V_{CC}/3$, ngõ ra của flip-flop sẽ chuyển về GND nên transistor BJT sẽ ngưng dẫn và tụ quay lại quá trình nạp.

Có thể thấy cách hoạt động của IC 555 khá tương tự với mạch dao động tạo sóng vuông dùng mạch so sánh đã giới thiệu ở phần trước. Tương tự, ta tìm được thời gian nạp xả của tụ:

$$t_{Rise} = \ln(2)(R_A + R_B)C \quad (16)$$

$$t_{Fall} = \ln(2)R_B C \quad (17)$$

Như vậy ta có thể dễ dàng thay đổi độ rộng xung của sóng vuông bằng cách thay đổi giá trị cho R_A và R_B . Chu kỳ dao động của mạch: $T = \ln(2)(R_A + 2R_B)C$.

IV. Chuẩn bị trước thực hành

1. Thiết kế mạch dao động sóng vuông ở hình 3 với mô hình LM339:
 - (a) Dựa vào công thức (15) tìm giá trị điện trở và tụ để mạch dao động ở tần số khoảng $72Hz$, $80KHz$, $300KHz$, và $1MHz$.
 - (b) Lần lượt mô phỏng lại mạch với thông số đã chọn trên LTSpice với mô hình LM339. Sử dụng lệnh .MEAS của LTSpice để đo lại tần số của sóng vuông sau khi mô phỏng.
 - (c) Giải thích tại sao sai số càng lớn khi tần số dao động càng cao?
2. Thiết kế mạch dao động sóng vuông dùng IC NE555 ở hình 6:
 - (a) Vẽ lại sơ đồ chân theo datasheet của IC NE555.
 - (b) Tìm giá trị điện trở và tụ để mạch dao động ở tần số khoảng $10Hz$, $100Hz$, $150KHz$, và $1MHz$ với độ rộng xung 25% dựa vào công thức đã cho phần lý thuyết.
 - (c) Lần lượt mô phỏng lại mạch với thông số đã chọn trên LTSpice với mô hình NE555. Sử dụng lệnh .MEAS của LTSpice để đo lại tần số của sóng vuông sau khi mô phỏng.

V. Thực hành

1. Mắc một mạch nạp-xả RC đơn giản giống như hình 1. Nhưng thay switch và nguồn thế bằng một sóng vuông $5V$ có độ rộng xung là 50%.
 - (a) Lần lượt quan sát % nạp-xả của tụ tại các thời điểm $\ln(2)RC$, RC , $2RC$, $3RC$, $4RC$, $5RC$.
 - (b) Vẽ lại dạng sóng nạp xả của tụ.
2. Thiết kế mạch dao động sóng vuông ở hình 3 sử dụng LM339 dựa vào các giá trị đã tính ở phần chuẩn bị:
 - (a) Lần lượt đo lại tần số dao động của mạch với các thông số đã chọn.
 - (b) Giải thích lý do dẫn đến sự sai biệt giữa thực nghiệm và mô phỏng.
3. Thiết kế mạch dao động sóng vuông dùng IC NE555 ở hình 6:
 - (a) Lần lượt đo lại tần số dao động của mạch với các thông số đã chọn.
 - (b) Đánh giá độ chính xác của mạch dao động dùng IC NE555 so với mạch dao động sử dụng LM339.

VI. Báo cáo

BÀI 5: MẠCH DAO ĐỘNG VÀ MẠCH ĐỊNH THỜI 555

Họ và Tên:

Lớp:

MSSV:

a. Phần chuẩn bị**1. Thiết kế mạch dao động sóng vuông ở hình 3 với mô hình LM339:**

(a) Tìm giá trị điện trở và tụ:

 $R_P = \dots\dots\dots$ $R_1 = \dots\dots\dots$

Lý thuyết	72Hz	80KHz	300KHz	1MHz
R0				
C0				

(b) Lần lượt mô phỏng với các thông số trên LTSpice với mô hình LM339:

Lệnh .MEAS được dùng:

.....

Lý thuyết	72Hz	80KHz	300KHz	1MHz
Mô phỏng				

(c) Giải thích tại sao sai số càng lớn khi tần số dao động càng cao?

.....

.....

.....

.....

.....

.....

2. Thiết kế mạch dao động sóng vuông dùng IC NE555 ở hình 6:

(a) Vẽ lại sơ đồ chân theo datasheet của IC NE555.

(b) Tìm giá trị điện trở và tụ:

$$R_L = \dots\dots\dots$$

Lý thuyết	10Hz	100Hz	150KHz	1MHz
RA				
RB				
C				

(c) Lần lượt mô phỏng lại mạch với thông số đã chọn trên LTSpice với mô hình NE555:

Lý thuyết	10Hz	100Hz	150KHz	1MHz
Mô phỏng				

b. Phần thực hành

1. Mắc một mạch nạp-xả RC đơn giản giống như hình 1. Nhưng thay switch và nguồn thế bằng một sóng vuông 5V có độ rộng xung là 50%.

(a) Cho biết % nạp-xả của tụ tại: $\ln(2)RC$, RC , $2RC$, $3RC$, $4RC$, $5RC$.

t	$\ln(2)RC$	RC	$2RC$	$3RC$	$4RC$	$5RC$
Nạp						
Xả						

So sánh với công thức trong lý thuyết:

.....

(b) Vẽ lại dạng sóng nạp xả của tụ.

2. Thiết kế mạch dao động sóng vuông ở hình 3 sử dụng LM339 dựa vào các giá trị đã tính ở phần chuẩn bị:

(a) Lần lượt đo lại tần số dao động của mạch với các thông số đã chọn:

Lý thuyết	$72Hz$	$80KHz$	$300KHz$	$1MHz$
Thực nghiệm				

(b) Giải thích lý do dẫn đến sự sai biệt giữa thực nghiệm và mô phỏng.

.....

.....

.....

.....

.....

3. Thiết kế mạch dao động sóng vuông dùng IC NE555 ở hình 6:

(a) Lần lượt đo lại tần số dao động của mạch với các thông số đã chọn.

Lý thuyết	$10Hz$	$100Hz$	$150KHz$	$1MHz$
Thực nghiệm				

(b) Đánh giá độ chính xác của mạch dao động dùng IC NE555 so với mạch dao động sử dụng LM339.

.....

.....

.....

.....

.....

BÀI 6: CÁC MẠCH KHUẾCH ĐẠI OPAMP ĐẶC BIỆT

I. Mục Tiêu

Thiết kế mạch khuếch đại dụng cụ, Log, và Anti-log.

Đánh giá ảnh hưởng từ sai số của linh kiện lên mạch khuếch đại thông qua mô phỏng Monte Carlo trên LTSpice.

II. Linh kiện và thiết bị

LM324.

Diode 1N4007.

BJT NPN 2N3904.


Nguồn và linh kiện thụ động.

Breadboard.

Oscilloscope.

III. Cơ sở lý thuyết

a. Mạch khuếch đại dụng cụ (Instrumentation Amplifier)



Hình 1: Mạch khuếch đại dụng cụ sử dụng nguồn đôi.

Mạch khuếch đại dụng cụ thường được dùng trong các thiết bị đo và dụng cụ kiểm tra trong công nghiệp. Mạch có hai tầng như mô tả ở hình 1. Trong đó, tầng đầu đóng vai trò như một tầng đệm có tổng trở vào cao do tín hiệu vào được nối trực tiếp tới chân không đảo của opamp. Tầng cuối đóng vai trò là một mạch khuếch đại vi sai. Hai tín hiệu vào V_1 và V_2 thông thường là hai tín hiệu giống nhau nhưng lệch pha nhau 180° , nên mạch có độ lợi cao, offset thấp, và hệ số CMRR (Common Mode Rejection Ratio) cao.

Để tìm độ khuếch đại A_V của mạch, trước tiên ta tìm giá trị của V_{o1} và V_{o2} . Lần lượt sử dụng định lý chồng chập tại hai ngõ vào của mạch. Khi $V_2 = 0V$, $V_b = 0V$, opamp 1 là mạch khuếch đại không đảo theo V_1 :

$$V_{o1}^1 = V_1 \left(1 + \frac{R1}{Rg} \right) \quad (1)$$

Khi $V_1 = 0V$, $V_b = V_2$, opamp 1 là mạch khuếch đại đảo theo V_2 :

$$V_{o1}^2 = -V_2 \frac{R1}{Rg} \quad (2)$$

Như vậy V_{o1} theo V_1 và V_2 :

$$V_{o1} = V_{o1}^1 + V_{o1}^2 = V_1 \left(1 + \frac{R1}{Rg} \right) - V_2 \frac{R1}{Rg} \quad (3)$$

Tương tự, V_{o2} theo V_1 và V_2 :

$$V_{o2} = V_2 \left(1 + \frac{R1}{Rg} \right) - V_1 \frac{R1}{Rg} \quad (4)$$

Mạch opamp 3 là mạch trừ như đã học ở các bài thực hành trước, ta có:

$$V_{out} = \frac{R3}{R2}(V_{o1} - V_{o2}) = \frac{R3}{R2} \left(V_1 \left(1 + \frac{R1}{Rg} \right) - V_2 \frac{R1}{Rg} - V_2 \left(1 + \frac{R1}{Rg} \right) + V_1 \frac{R1}{Rg} \right) \quad (5)$$

Rút gọn biểu thức trên ta có được độ khuếch đại của mạch:

$$A_V = \frac{V_{out}}{V_1 - V_2} = \frac{R3}{R2} \left(1 + 2 \frac{R1}{Rg} \right) \quad (6)$$

Như vậy, nếu ta thay điện trở R_g bằng biến trở, ta có thể dễ dàng thay đổi độ khuếch đại của mạch. Lưu ý rằng do mạch khuếch đại dụng cụ có độ lợi A_V cao,

trong thực tế ta cần sử dụng các điện trở có độ sai số thấp để tăng độ chính xác cho mạch. Về lý thuyết, khi $V_1 = V_2 = V_{CM}$, ngõ ra của mạch sẽ ở mức 0V. Nhưng do sai số của điện trở và opamp trong thực tế, ngõ ra của mạch vẫn sẽ có tín hiệu nhỏ V_{OCM} . Ta dùng thông số CMRR để đánh giá khả năng loại bỏ phần tín hiệu chung V_{CM} khỏi ngõ ra của mạch khuếch đại:

$$CMRR = 20 \log_{10} \frac{A_V}{A_{CM}} \quad (7)$$

Trong đó A_{CM} là độ khuếch đại ở ngõ ra khi tín hiệu $V_1 = V_2$. Ta thường đo A_{CM} bằng cách nối V_1 và V_2 vào cùng một nguồn tín hiệu:

$$A_{CM} = \frac{V_{out_CM}}{V_{CM}} \quad (8)$$


b. Mô phỏng Monte Carlo

Tất cả các linh kiện như trở, tụ, transistor, opamp, ... đều có sai số trong quá trình chế tạo. Đồng thời trong quá trình hoạt động, thông số của các linh kiện cũng sẽ thay đổi theo nhiệt độ, thời gian, ... Do đó thông số của các mạch khuếch đại như độ lợi, băng thông, CMRR... trên thực tế sẽ có sự khác biệt so với trên thiết kế. Ngoài ra, sai số của linh kiện là ngẫu nhiên, nên mỗi hệ thống sau khi chế tạo sẽ có hiệu suất khác nhau.

Để đánh giá ảnh hưởng từ sai số của linh kiện lên hệ thống, ta có thể sử dụng mô phỏng Monte Carlo trong SPICE. Trong loại mô phỏng này, SPICE sẽ tự động gán giá trị ngẫu nhiên cho các linh kiện theo khoảng giá trị và sai số được người thiết kế cung cấp, rồi tiến hành mô phỏng bình thường (Transient, DC, AC...). Nếu ta yêu cầu mô phỏng Monte Carlo nhiều lần thì sau mỗi lần mô phỏng hoàn tất, SPICE sẽ lại gán giá trị ngẫu nhiên cho các linh kiện trước khi tiến hành mô phỏng lại.

Để tiến hành mô phỏng Monte Carlo trong LTSpice, ta cần khai báo các linh kiện sẽ được gán trị ngẫu nhiên bằng lệnh: {mc(Value,Variance)}. Trong đó Value là giá trị của linh kiện và Variance là tên biến sẽ chứa sai số cho phép. Sau đó khai báo giá trị cho Variance bằng lệnh .param Variance=VarianceValue. Cuối cùng tiến hành mô phỏng bằng lệnh .step param run [Start Value] [Stop Value] [Increment]. Chi tiết thực hiện sẽ được hướng dẫn lại trong phần chuẩn bị thực hành.

c. Mạch Log



Hình 2: Mạch Log sử dụng nguồn đôi.

Như tên gọi, mạch Log là mạch có ngõ ra tuân theo hàm Log tự nhiên của ngõ vào như được mô tả ở hình 2. Ta biết dòng I_{D1} của diode D1 khi phân cực thuận:


$$I_f = I_s e^{V_f / (nV_T)} \quad (9)$$

Trong đó I_s là dòng bão hòa qua diode, $V_T = kT/q$, và V_f là điện thế qua diode khi phân cực thuận. Trong mạch này, $V_f = V^- - V_{out} = -V_{out}$ Theo định luật nút:


$$\frac{V_{in} - 0}{R1} = I_s = I_s e^{-V_{out} / (nV_T)} \quad (10)$$

Vậy ta có điện thế ngõ ra của mạch:

$$V_{out} = -nV_T \ln\left(\frac{V_{in}}{R1I_s}\right) \quad (11)$$




Hình 3: Tín hiệu ra theo tín hiệu vào của mạch Log theo giai Log.



Hình 4: Mạch Log sử dụng transistor BJT thay cho diode.

Do V_T và I_s là hằng số, V_{out} tỉ lệ với Log tự nhiên của V_{in} . Với $V_{in} < R1I_s$, ngõ ra của opamp tiến nhanh về dương vô cực, trong thực tế, ngõ ra sẽ nhanh chóng đạt tới trạng thái bão hòa và không còn giữ tính chất là hàm Log như trong hình 3. Tương tự, khi V_{in} tăng đến một giá trị nhất định, opamp cũng sẽ rơi vào trạng thái bão hòa. Ngoài ra, do tính chất của diode, mạch phụ thuộc nhiều vào nhiệt độ và có băng thông giới hạn. Thay vì dùng diode, ta có thể sử dụng transistor mắc theo kiểu diode như ở hình 4.

d. Mạch Anti-Log



Hình 5: Mạch Anti-Log sử dụng nguồn đôi.

Tương tự, bằng cách đảo vị trí của diode và điện trở, ta có mạch Anti-Log như hình 5. Dựa vào công thức dòng bão hòa của diode, ta tìm được V_{out} theo V_{in} :

$$V_{out} = -I_s R1 e^{\frac{V_{in}}{nV_T}} \quad (12)$$

IV. Chuẩn bị trước thực hành

1. Khảo sát sự ảnh hưởng của sai số ở điện trở lên mạch khuếch đại dụng cụ bằng mô phỏng Monte Carlo trên LTSpice sử dụng LM324.

- Mạch khuếch đại dụng cụ có độ lợi toàn mạch là 100 như hình 1 nhưng dùng nguồn đơn 5V.
- Đối với các điện trở, nhập giá trị theo cú pháp: {mc(Resistance,tolR)}. Trong đó, thay Resistance bằng giá trị của điện trở trong thiết kế (VD: 10K, 100K, ...).
- Nhập lệnh sau dùng Spice Directive (Phím tắt: S):

.param tolR=0.05

Trong đó $tolR = 0.05$ tương ứng với việc gán cho mỗi điện trở sai số là 5%.

- Để chạy mô phỏng Monte Carlo nhập cú pháp sau bằng Spice Directive:

.step param run [Start Value] [Stop Value] [Increment]

VD: .step param run 1 10 1 – nghĩa là LTSpice sẽ mô phỏng 10 lần với bước nhảy là 1.

- Thiết lập mô phỏng transient để mô phỏng trong 10ms.
- Hai tín hiệu vào V_1 và V_2 là hai tín hiệu sin có tần số $1KHz$ và biên độ dao động là $0,01V$.

(a) Tìm độ khuếch đại A_V của mạch.

(b) Với 2 tín hiệu vào V_1 và V_2 có cùng pha. Mô phỏng transient Monte Carlo 10 lần (như hướng dẫn ở trên). Cho biết V_{out} và tính CMRR của từng trường hợp (dùng A_V ở câu trước). So sánh với giá trị mong muốn trong lý thuyết.

(c) Chạy Monte Carlo 10 lần để đo lại A_V của mạch với 2 tín hiệu vào V_1 và V_2 lệch pha nhau 180° .

(d) Nêu giải pháp để giảm ảnh hưởng của sai số từ trở lên mạch khuếch đại dụng cụ.

2. Mô phỏng mạch Log sử dụng transistor BJT NPN 2N3904 trên LTSpice. Sử dụng nguồn 5V và tín hiệu vào là sóng tam giác chạy từ 2,5V lên 5V trong một 1ms. Vẽ lại dạng sóng ra.

3. Vẽ mạch Anti-Log sử dụng transistor BJT thay cho diode.

V. Thực hành

1. Thiết kế mạch khuếch đại dụng cụ sử dụng LM324 với các thông số như đã chọn ở phần chuẩn bị.

(a) Khi 2 tín hiệu vào V_1 và V_2 là giống nhau. Tìm V_{out} và A_{CM} của mạch.

(b) Tạo 2 tín hiệu lệch pha 180° bằng cách cho tín hiệu từ máy phát sóng đi qua mạch khuếch đại không đảo và khuếch đại đảo. Sau đó cho tín hiệu này đi vào mạch khuếch đại dụng cụ. Tính độ lợi, và CMRR của mạch khuếch đại dụng cụ.

2. Thiết kế mạch Log như ở hình 2 với nguồn đơn 5V và tín hiệu vào là sóng tam giác dao động từ 2,5V đến 5V.

- (a) Vẽ lại dạng sóng ra.
 - (b) Tìm dải điện thế V_{in} mà V_{out} vẫn tỉ lệ với Log của tín hiệu.
3. Thiết kế mạch Log như ở hình 4 với nguồn đơn 5V.
- (a) Tìm dải điện thế V_{in} mà V_{out} vẫn tỉ lệ với Log của tín hiệu.
 - (b) Mạch Log dùng diode hay dùng transistor có hiệu suất tốt hơn? Giải thích.
4. Thiết kế mạch Anti-Log như ở hình 5 với nguồn đơn 5V.
- (a) Tìm dải điện thế V_{in} mà V_{out} vẫn tỉ lệ với Anti-Log của tín hiệu.
 - (b) Tìm bảng thông của mạch.

VI. Báo cáo

BÀI 6: CÁC MẠCH KHUẾCH ĐẠI OPAMP ĐẶC BIỆT

Họ và Tên:

Lớp:

MSSV:

a. Phần chuẩn bị

- 1. Khảo sát sự ảnh hưởng của sai số ở điện trở lên mạch khuếch đại dụng cụ bằng mô phỏng Monte Carlo trên LTSpice sử dụng LM324.**

(a) $A_V = \dots\dots\dots$ (b) Với V_1 và V_2 có cùng pha. Tìm V_{out} và CMRR của từng trường hợp:

N	N1	N2	N3	N4	N5	N6	N7	N8	N9	N10
V_{out}										
CMRR										

So sánh V_{out} với giá trị mong muốn trong lý thuyết:

.....

.....

(c) Tìm A_V với mô phỏng Monte Carlo và 2 tín hiệu vào V_1 và V_2 lệch pha nhau 180° .

N	N1	N2	N3	N4	N5	N6	N7	N8	N9	N10
A_V										

So sánh với giá trị mong muốn trong lý thuyết:

.....

.....

(d) Nêu giải pháp để giảm ảnh hưởng của sai số từ trở lên mạch khuếch đại dụng cụ.

.....

.....

.....

.....

2. Mô phỏng mạch Log với 2N3904 trên LTSpice, nguồn 5V và tín hiệu vào là sóng tam giác chạy từ 2,5V lên 5V trong một 1ms. Vẽ lại dạng sóng ra.

3. Vẽ mạch Anti-Log sử dụng transistor BJT thay cho diode.

b. Phần thực hành

1. Thiết kế mạch khuếch đại dụng cụ sử dụng LM324 với các thông số như đã chọn ở phần chuẩn bị.

(a) Khi 2 tín hiệu vào V_1 và V_2 là giống nhau:

$$V_{out} = \dots\dots\dots$$

$$A_{CM} = \dots\dots\dots$$

(b) Khi 2 tín hiệu vào V_1 và V_2 lệch pha 180° :

$$A_V = \dots\dots\dots$$

$$CMRR = \dots\dots\dots$$

(c) So sánh với các kết quả mô phỏng từ Monte Carlo:

.....
.....

2. Thiết kế mạch Log như ở hình 2 với nguồn đơn 5V và tín hiệu vào là sóng tam giác dao động từ 2,5V đến 5V.

(a) Vẽ lại dạng sóng ra.

(b) Dải điện thế V_{in} mà V_{out} vẫn tỉ lệ với Log của tín hiệu:

$$V_{in} = \dots\dots\dots; V_{out} = \dots\dots\dots$$

3. Thiết kế mạch Log như ở hình 4 với nguồn đơn 5V.

(a) Tìm dải điện thế V_{in} mà V_{out} vẫn tỉ lệ với Log của tín hiệu.

$$V_{in} = \dots\dots\dots; V_{out} = \dots\dots\dots$$

(b) Mạch Log dùng diode hay dùng transistor có hiệu suất tốt hơn?

Giải thích:

4. Thiết kế mạch Anti-Log như ở hình 5 với nguồn đơn 5V.

(a) Tìm dải điện thế V_{in} mà V_{out} vẫn tỉ lệ với Anti-Log của tín hiệu.

$$V_{in} = \dots\dots\dots; V_{out} = \dots\dots\dots$$

(b) Bảng thông =

BÀI 7: MẠCH ỒN ÁP (2 TUẦN)

I. Mục Tiêu

Tìm hiểu yêu cầu và thông số của mạch ổn áp.

Mô phỏng và thiết kế các mạch ổn áp cơ bản.

II. Linh kiện và thiết bị

Phần mềm mô phỏng LTSpice.

Transistor: NPN 2N3904, PNP 2N3906, và NMOS IRF540N.

LM339.

Diode Schottky IN5822.

Nguồn và linh kiện thụ động.

Breadboard.

Oscilloscope.

III. Cơ sở lý thuyết

a. Giới thiệu


Mạch ổn áp là một trong những khối cơ bản nhất của tất cả các thiết bị điện tử. Một nguồn thế ổn định là yêu cầu cơ bản để phần lớn các mạch tương tự và các mạch số hoạt động chính xác như đã được thiết kế. Ngày nay, với nhu cầu ngày càng cao về độ linh động và gọn nhẹ của các thiết bị IoT, máy tính, thiết bị thông minh, ..., các mạch ổn áp cần phải được tối ưu để đạt hiệu số chuyển đổi cao, công suất tiêu thụ thấp, dòng rì thấp, dòng ra lớn, và khả năng tản nhiệt tốt.

Ở bài thực hành này, ta sẽ phân tích, thiết kế, và mô phỏng hai loại mạch ổn áp chính là LDO (Low Dropout Regulator) và DC–DC Switching Regulator. Từ đó hiểu được các yêu cầu và các thông số đánh giá hiệu suất của các mạch này. Tất cả các mạch được trình bày ở đây chỉ là mạch cơ bản và chưa được tích hợp các khối bảo vệ như mạch hạn dòng, chống quá nhiệt,...


b. Low Dropout Regulator

LDO là các mạch ổn áp trong đó điện thế vào V_{in} phải lớn hơn hoặc bằng điện thế ngõ ra V_{out} cộng với sụt áp (Dropout – V_{DO}) qua mạch: $V_{in} \geq V_{out} + V_{DO}$. LDO được dùng nhiều trong các mạch sạc (laptop, điện thoại,...) hoặc để ổn định mức điện thế cao xuống mức điện thế thấp trước khi cấp cho mạch tương tự, vi điều khiển... như mô tả trong Hình 1. Khi $V_{in} < V_{out} + V_{DO}$, mạch LDO sẽ không còn

khả năng giữ và ổn định V_{out} ở mức cố định như thiết kế.



Hình 1: LDO ổn định điện thế ngõ ra của pin Li-ion trước khi cấp cho các mạch khác.



Hình 2: Mạch LDO sử dụng BJT NPN và opamp.

Hình 2 mô tả một mạch LDO cơ bản sử dụng opamp kết hợp với BJT NPN. Trong đó V_{Ref} là điện thế tham chiếu được tạo từ V_{in} bằng các mạch tạo thế tham chiếu như diode zener hay bandgap. Ta có điện thế tại cực đảo của opamp:

$$V^- = V_{out} \frac{R1}{R2 + R1} \quad (1)$$


Nếu V_{Ref} lớn hơn V_{out} , ngõ ra của opamp V_{Q1_B} sẽ tăng dần đến gần V_{in} . Do đó V_{out} sẽ tăng theo V_{Q1_B} dựa trên đặc tính của BJT: $V_{out} = V_{Q1_E} = V_{Q1_B} - V_{Q1_BE}$.

Khi $V_{out} \frac{R1}{R2+R1} > V_{Ref}$, ngõ ra của opamp sẽ giảm xuống dẫn đến V_{out} giảm. Do đó, mạch sẽ cân bằng khi:

$$V_{out} \frac{R1}{R2+R1} = V_{Ref} \quad (2)$$

Vậy ta tìm được V_{out} theo V_{Ref} :

$$V_{out} = V_{Ref} \left(1 + \frac{R2}{R1} \right) \quad (3)$$



Hình 3: Tín hiệu ra của mạch LDO khi tín hiệu vào là sóng sin có biên độ dao động 0,2V và DC offset là 5V.

Hình 3 mô tả tín hiệu ra của mạch LDO khi tín hiệu vào là sóng sin. Có thể thấy tín hiệu ra V_{out} được ổn định ở mức điện thế cố định và loại được nhiễu trên tín hiệu vào V_{in} .

Tuy nhiên, công thức (3) chỉ đúng khi $V_{Ref}(1 + R2/R1) \leq V_{Q1_B_Max} - V_{Q1_BE}$. Trong đó $V_{Q1_B_Max}$ là điện thế ngõ ra tối đa của opamp. Trong LDO, ta thường sử dụng opamp so sánh hay khuếch đại class C để ngõ ra có thể đạt tới V_{CC} và GND . Do đó trong mạch này $V_{Q1_B_Max} = V_{in}$. Nói cách khác mạch hoạt động ổn định khi: $V_{Ref}(1 + R2/R1) = V_{out} \leq V_{in} - V_{Q1_BE}$. Viết lại theo công thức của LDO:

$$V_{in} \geq V_{out} + V_{Q1_BE}. \quad (4)$$


Vậy điện thế sụt áp V_{DO} , của mạch ở hình 2 chính là điện thế ngưỡng của BJT NPN: V_{Q1_BE} . Tùy vào loại transistor, điện thế này dao động từ 0,6V $\leftarrow$ 1V. Do đó V_{DO} của mạch này khá lớn.

Để cải thiện V_{DO} , ta thay NPN bằng PNP như hình 4. Lý luận tương tự như trên,

ta có điều kiện để $V_{out} = V_{Ref}(1 + R2/R1)$:


$$V_{in} \geq V_{out} + V_{Q1_CEsat} \quad (5)$$

Trong đó V_{Q1_CEsat} là điện thế bão hòa giữa cực collector và emitter của PNP. BJT PNP thông thường có V_{CEsat} khoảng 0,2V. Do đó V_{DO} của mạch LDO dùng PNP nhỏ hơn nhiều so với NPN.



Hình 4: Mạch LDO sử dụng BJT PNP và opamp.

Tuy nhiên, LDO sử dụng BJT PNP vẫn có V_{DO} khá lớn, dòng rỉ lớn, công suất tiêu thụ cao, và dòng ra giới hạn. Ngày nay, các mạch LDO thường dùng công nghệ CMOS như ở hình 5 do giải quyết được các nhược điểm của BJT. Với công nghệ CMOS, V_{DO} là điện thế sụt áp qua điện trở tương đương R_{DSon} trong vùng tuyến tính của MOSFET. Trong các IC LDO hiện nay như dòng TPS732xx của Texas Instruments, V_{DO} chỉ khoảng vài chục mV ở điều kiện hoạt động bình thường.



Hình 5: Mạch LDO sử dụng PMOS và opamp.

Ngoài V_{DO} , một thông số quan trọng khác để đánh giá hoạt động của LDO là PSRR (Power Supply Rejection Ratio) (6). Thông số này cho biết khả năng chống nhiễu trên nguồn V_{in} của LDO.

$$PSRR = 20\log_{10} \left(\frac{V_{RippleIn}}{V_{RippleOut}} \right) \quad (6)$$

PSRR của mạch LDO sẽ phụ thuộc vào đáp ứng tần số của mạch opamp và transistor. Thông thường để tăng PSRR và loại nhiễu ở tần số cao, ta thường mắc thêm một tụ điện ở ngõ vào và một tụ điện ở ngõ ra của mạch LDO. Do đó datasheet của các IC LDO thường khuyến cáo và hướng dẫn cách mắc thêm tụ vào các chân của IC.

Hiệu suất của các mạch LDO được tính theo (7). Trong đó, I_{out} là dòng qua tải R_{Load} , I_q là dòng mà mạch cần tiêu thụ để duy trì ngõ ra ở mức cố định trước khi nối với tải. Như vậy, mạch có hiệu suất càng cao khi dòng I_q và V_{in}/V_{out} càng nhỏ.

$$Efficiency = \frac{V_{out}I_{out}}{V_{in}I_{in}} = \frac{V_{out}I_{out}}{V_{in}(I_{out} + I_q)} \quad (7)$$

Trong mạch LDO thực tế, I_q chỉ khoảng vài chục μA , là rất nhỏ so với I_{out} (vài trăm mA tới vài A). Do đó hiệu suất của mạch LDO có thể tính gần đúng bằng (8).

$$Efficiency \approx \frac{V_{out}}{V_{in}} \quad (8)$$


Như vậy LDO không thích hợp với các ứng dụng có tỉ lệ V_{out}/V_{in} nhỏ như chuyển từ 12V xuống 5V. Các ứng dụng này thông thường sẽ dùng mạch DC-DC Switching sẽ được giới thiệu ở các phần sau. Ngoài ra tỉ lệ V_{out}/V_{in} càng nhỏ, nhiệt độ tỏa ra từ các mạch LDO sẽ càng lớn do đó cần lưu ý tới vấn đề tản nhiệt và các hệ số cách nhiệt (Thermal Resistance) trên các chân của linh kiện để tránh gây hư hại cho thiết bị. Các IC LDO ngày nay thường có mạch chống quá nhiệt và mạch hạn dòng ra nhằm đảm bảo an toàn của hệ thống khi vận hành.

Một vấn đề khác cần lưu ý khi thiết kế các mạch ổn áp dùng MOSFET chính là dòng ngược. Dòng ngược là dòng chảy từ V_{out} tới V_{in} khi $V_{out} > V_{in}$. Dòng ngược đi qua diode cực thân của MOSFET và có thể phá hủy MOSFET. Hiện tượng này dễ xảy ra khi trong tải có chứa cuộn cảm như động cơ, mạch dao động LC, mạch switching... Để bảo vệ mạch LDO khỏi dòng ngược, ta mắc một diode Schottky (do thế ngưỡng thấp) giữa ngõ ra và ngõ vào của mạch LDO (cực dương vào V_{out}

và cực âm vào V_{in}). Thông thường các IC LDO thường tích hợp sẵn cơ chế chống dòng ngược.

c. Buck Switching Converter

Mạch LDO đạt hiệu suất cao khi $V_{out} \approx V_{in}$ do đó không thích hợp khi ta cần chuyển đổi V_{out} xuống mức điện thế thấp hơn nhiều so với V_{in} . Thay vào đó, ta sẽ sử dụng kiến trúc kiến trúc Buck (step down) như mô tả ở Hình 6.



Hình 6: Mạch Buck (step-down) Converter cơ bản.

Ở trạng thái đầu tiên, khi switch bắt đầu nối nguồn V_{in} với mạch, diode D1 không dẫn, dòng I_{in} đi từ V_{in} vào cuộn cảm L và sạc tụ C. Theo định luật Faraday, cuộn cảm sẽ tạo dòng I_L ngược lại với V_{in} cho tới khi trường điện từ của cuộn cảm đạt tới trạng thái cân bằng.

Khi switch mở, dòng $I_{in} = 0A$, trường điện từ tại cuộn cảm tạo một điện thế đảo giữa hai đầu cuộn cảm, dẫn đến $V_{D1} < GND$ nên D1 sẽ được phân cực thuận để tạo thành mạch kín. Do đó, năng lượng được nạp vào cuộn cảm và tụ khi switch đóng sẽ bắt đầu tạo dòng để cấp cho tải.

Tương tự, mỗi khi switch đóng-mở, quá trình nạp-xả trên sẽ được lặp lại. Điện thế trung bình trên tải sẽ được kiểm soát bởi tỉ lệ thời gian đóng/tổng thời gian đóng-mở switch, hay còn gọi là Duty Cycle.

$$DutyCycle = T_{ON} / (T_{ON} + T_{OFF}) \quad (9)$$


Ta có V_{out} theo (10). Duty Cycle luôn nhỏ hơn 1 nên V_{out} sẽ luôn nhỏ hơn V_{in} . Tần số đóng/mở của switch phải đủ nhanh để cấp lại dòng I_{in} trước khi cuộn cảm và tụ xả hết năng lượng lưu trữ trong quá trình mở.

$$V_{out} = DutyCycle \times V_{in} = \frac{V_{in} T_{ON}}{(T_{ON} + T_{OFF})} \quad (10)$$

Nhờ định luật bảo toàn năng lượng, hiệu suất của mạch Buck converter lý tưởng

là 100%. Trong thực tế, ta sẽ dùng nguồn sóng vuông (xung clock) kết hợp với MOSFET làm switch. Tần số của xung clock nằm trong khoảng vài trăm KHz để tránh việc phải dùng cuộn cảm và tụ có kích thước lớn. Do cần có mạch tạo xung cũng như công suất tiêu tán qua tụ, trở, MOSFET, hiệu suất của mạch switching sẽ không đạt tới 100% nhưng vẫn cao hơn nhiều so với mạch LDO.

Đối với mạch LDO lý tưởng $I_{out} = I_{in} - I_q$. Do đó dòng ra của LDO luôn nhỏ hơn dòng tối đa của nguồn V_{in} . Đối với mạch Buck Switching lý tưởng, theo định luật bảo toàn công suất: $I_{out}V_{out} = I_{in}V_{in}$, vậy $I_{out} = I_{in}V_{in}/V_{out}$. Do $V_{in}/V_{out} > 1$, ta có $I_{out} > I_{in}$. Nói cách khác, V_{out} càng nhỏ so với V_{in} thì dòng ra tối đa của mạch Buck switching càng lớn, và hiệu suất của mạch vẫn không đổi. Đây là một ưu điểm khác của mạch Buck Switching so với LDO.




Hình 7: Mạch Buck Converter với khối hồi tiếp và PWM để điều khiển MOSFET.


Trong thực tế, để đảm bảo V_{out} không đổi với các dòng tải khác nhau, ta cần một mạch hồi tiếp kết hợp với mạch tạo xung PWM để điều khiển chu kỳ đóng mở của switch (MOSFET) như hình 7. Hình 8 mô tả mạch Buck Converter kết hợp với mạch khuếch đại lỗi và khối điều khiển PWM cơ bản. Mạch khuếch đại lỗi có kiến trúc tương tự như LDO và V_{Ref} cũng phải được tạo từ các mạch tạo thế tham chiếu như bandgap.

Hình 9 mô tả dạng sóng ra của mạch khi $V_{Ref} = 1V$ và dòng qua tải là 2A (mạch được mô phỏng trên LTSpice với các thông số chưa được tối ưu để dễ quan sát). Có thể thấy, mạch Buck Switching sẽ có một số khuyết điểm:

- Kiến trúc mạch phức tạp hơn mạch LDO.
- Do quá trình nạp-xả, mạch cần thời gian khởi động trước khi đạt tới điện thế mong muốn
- Ngõ ra dao động nên có dạng gợn sóng khiến PSRR thấp hơn LDO.
- Sử dụng cuộn cảm khiến mạch có kích thước lớn.




Hình 8: Mạch Buck Converter với mạch hồi tiếp và mạch tạo PWM.



Hình 9: Dạng sóng ra của mạch Buck Converter ở hình 8 (các thông số của mạch chưa tối ưu.)

d. Boost Switching Converter



Hình 10: Mạch Boost (step-up) Converter cơ bản.


Thay vì giảm điện thế, ta có thể tăng điện thế ra bằng mạch Boost Switching Converter như ở hình 10. Mạch này cũng có ưu, nhược điểm tương tự như mạch Buck Switching. Dòng ra tối đa lý tưởng của mạch: $I_{out} = I_{in}V_{in}/V_{out}$, do đó I_{out} sẽ giảm so với dòng vào. Ta có thể tìm V_{out} theo công thức sau:

$$V_{out} = V_{in} \frac{1}{1 - DutyCycle} \quad (11)$$

Tương tự như Buck Converter, trong thực tế ta cần dùng mạch hồi tiếp và mạch PWM để bảo đảm V_{out} đạt tới điện thế mong muốn.

e. Charge-Pump

Một dạng mạch khác có $V_{out} > V_{in}$ nhưng không cần cuộn cảm là mạch Charge-Pump như hình 11.



Hình 11: Mạch Charge-Pump 2 tầng.

Giả sử xung clock có mức logic High là V_{in} và sụt áp qua mỗi diode là V_D . Khi clock ở mức GND, D1 được phân cực thuận và D2 được phân cực nghịch, do đó

$V_{C1} = V_{in} - V_D$. Tụ $C1$ được nạp với điện tích:

$$Q_1 = (V_{CC} - V_D)C1 \quad (12)$$

Khi xung clock ở mức V_{in} , $D1$ được phân cực nghịch nên ngưng dẫn. Theo định luật bảo toàn điện tích:


$$Q_1 = (V_{C1} - V_{in})C1 = (V_{in} - V_D)C1 \quad (13)$$

Như vậy:

$$V_{C1} = 2V_{in} - V_D \quad (14)$$

Đồng thời lúc này $D2$ dẫn và $D3$ ngưng dẫn, do đó tụ $C2$ sẽ được nạp với điện thế $V_{C2} = 2V_{in} - 2V_D$. Tương tự, khi Clock ở mức GND, $D2$ ngưng dẫn, và $V_{C2} = 3V_{in} - 2V_D$. Lúc này $D3$ dẫn nên tụ $C3$ cũng được nạp với điện thế $3V_{in} - 3V_D$. Như vậy ta có:

$$V_{out} = 3V_{in} - 3V_D \quad (15)$$



Hình 12: Tín hiệu ra của mạch Charge-Pump hai tầng với $V_{in} = 5V$.

Như vậy với càng nhiều tầng diode-tụ kết hợp với xung Clock, tín hiệu ngõ ra càng lớn. Trong thực tế ta dùng diode Schottky để có V_D nhỏ. Hình 12 mô tả dạng sóng ra của mạch charge-pump 2 tầng như đã giới thiệu. Có thể thấy do cơ chế switching, điện thế ngõ ra của mạch cũng cần có thời gian để đạt tới điện thế mong

muốn và có dạng gợn sóng như Boost Switching Converter. Nhưng do không có cuộn cảm, khả năng lái tải của mạch khá hạn chế, nên không thích hợp với tải cần dòng lớn.

Mạch charge-pump được dùng khá nhiều trong thiết kế vi mạch nhờ có hiệu suất khá cao ($90\% \rightarrow 95\%$) và không sử dụng cuộn cảm. Trong vi mạch công nghệ CMOS, diode được thay bằng MOSFET để tiết kiệm diện tích. Đặc biệt, đối với IC LDO sử dụng NMOS thay cho PMOS (VD: dòng TPS732xx của TI), mạch Charge-Pump sẽ được dùng để tạo điện thế điều khiển cực G của NMOS. Nhờ đó LDO có điện thế V_{DO} thấp và khả năng lái dòng lớn. Tất nhiên, mạch Charge-Pump cũng sẽ khiến ngõ ra của NMOS có gợn sóng. Mặc dù ảnh hưởng này không đáng kể nhưng cũng hạ thấp hệ số PSRR của mạch LDO.

IV. Chuẩn bị trước thực hành

1. Mô phỏng mạch LDO trên LTSpice với:

- Tín hiệu vào là sóng sin có DC offset là 5V và biên độ dao động 0,2V.
- Sử dụng mạch so sánh LM339.
- Dùng diode Zener kết hợp với điện trở để tạo V_{Ref} .
- Sử dụng mô hình NPN 2N3904: F2 $\rightarrow$ chọn npn, đặt vào schematic sau đó ấn chuột phải và chọn Pick New Transistor.
- $R_{Load} = 500\Omega$.
- Ngõ ra nối với tụ $100\mu F$ để tăng tính ổn định và PSRR của mạch.

(a) Vẽ lại sơ đồ mạch hoàn chỉnh.

(b) Đo V_{DO} , PSRR, và hiệu suất của mạch.

(c) Thay NPN 2N3904 bằng PNP 2N3906 (mắc lại tín hiệu vào hai chân của opamp) rồi đo lại V_{DO} , PSRR, và hiệu suất của mạch.

(d) Thay NPN bằng PMOS rồi đo lại V_{DO} , PSRR, và hiệu suất của mạch.

(e) So sánh và giải thích kết quả giữa NPN, PNP, và PMOS.

2. Thiết kế mạch charge-pump trên LTSpice:

- Sử dụng diode Schottky.
- Tín hiệu vào V_{in} là nguồn DC 5V.
- Bảo đảm mạch hoạt động ổn định trong khoảng điện thế từ 9,5V đến 10V.
- Do mạch dao động đã học ở các bài thực hành trước, trong bài này tạm thời dùng nguồn sóng vuông có biên độ dao động từ 0V đến 5V.

(a) Vẽ lại sơ đồ mạch.

- (b) Vẽ lại dạng sóng ra của mạch khi mạch đạt đến điện thế mong muốn (bỏ qua khoảng thời gian khởi động).
3. Thiết kế mạch LDO sử dụng NMOS IRF540N như ở câu 1 với điện thế logic của cực G có mức logic HIGH được cấp từ ngõ ra của mạch Charge-Pump ở câu trước (R_p của LM339 nối với ngõ ra của mạch Charge-Pump thay vì nối với V_{in} như ở câu 1).
- (a) Đo V_{DO} , PSRR, và hiệu suất của mạch.
- (b) So sánh và giải thích kết quả với kết quả khi dùng PMOS.
4. So sánh ưu điểm, nhược điểm, và ứng dụng của mạch LDO so với mạch Buck Converter.

V. Thực hành

1. Thiết kế mạch LDO sử dụng LM339 và NPN 2N3904 như câu 1 trong phần chuẩn bị. Do ta không có mạch tạo thế tham chiếu, sử dụng tạm thang điện trở để tạo V_{Ref} (lưu ý, trong thực tế cần dùng mạch tạo V_{Ref} riêng để không phụ thuộc vào V_{in}).
- (a) Đo V_{DO} , PSRR, và hiệu suất của mạch.
- (b) Thay NPN 2N3904 bằng PNP 2N3906 rồi đo lại V_{DO} , PSRR, và hiệu suất của mạch.
- (c) So sánh và giải thích kết quả thực nghiệm so với mô phỏng.
2. Thiết kế mạch LDO sử dụng NMOS IRF540N như ở câu 3 phần chuẩn bị.
- (a) Đo V_{DO} , PSRR, và hiệu suất của mạch.
- (b) So sánh và giải thích kết quả thực nghiệm so với mô phỏng.
3. Mô phỏng mạch Buck Converter và thiết kế khối hồi tiếp điều khiển PWM trên LTSpice:
- Cuộn cảm $L = 1mH$.
 - Tụ $C = 100\mu F$.
 - Tải $R_{Load} = 1K\Omega$ (khi phần mô phỏng không đề cập tới tải ngõ ra.)
 - Diode Schottky 1N5819.
 - Sử dụng PMOS IRF7406 thay cho switch.
 - Nguồn tín hiệu vào $V_{in} = 5V$.
- (a) Mặc mạch Buck Converter cơ bản như ở hình 6. Chu kỳ đóng mở PMOS là $3\mu s$ và Duty Cycle là 50%. Mô phỏng với R_{Load} lần lượt có giá trị là 100Ω , $1K\Omega$ và $10K\Omega$. Đo điện thế ngõ ra và so sánh với kết quả mong muốn. Giải thích.
- (b) Thiết kế mạch hồi tiếp và tạo xung PWM cho mạch Buck Converter như ở hình 8:
- Sử dụng LM339.

- Sử dụng nguồn sóng vuông để tạo sóng tam giác như các bài thực hành trước.
 - Sử dụng nguồn DC làm thế tham chiếu $V_{Ref} = 1V$ do ta không thiết kế mạch tham chiếu ở bài thực hành này.
- i. Dựa vào thời gian chuyển tiếp của LM339 trên datasheet, xác định tần số tối đa F_{Ram_Max} của sóng tam giác mà LM339 có thể hoạt động.
 - ii. Chọn R1, R2, và tần số của sóng tam giác trong khoảng từ $F_{Ram_Max}/3 \rightarrow F_{Ram_Max}/2$ để bảo đảm điện thế ngõ ra của mạch Buck Converter $V_{out} = 2,5V$.
- (c) Mô phỏng toàn bộ mạch đã thiết kế với R_{Load} lần lượt có giá trị là 100Ω , $1K\Omega$ và $10K\Omega$. Đánh giá V_{out} , thời gian khởi động của mạch $t_{StartUp}$, dải gợn sóng ngõ ra V_{PP} (sau khi đạt tới điện thế mong muốn), PSRR, và hiệu suất.
- (d) Với $R = 100\Omega$, mô phỏng mạch với cuộn cảm L lần lượt có giá trị là $10\mu H$, $100\mu H$, $1mH$, $100mH$, và $1000mH$. Đánh giá V_{out} , $t_{StartUp}$, V_{PP} , PSRR, và hiệu suất.
- (e) Với $R = 100\Omega$, $L = 1mH$, mô phỏng mạch với tụ điện C lần lượt có giá trị là $1\mu F$, $30\mu F$, $60\mu F$, và $100\mu F$. Đánh giá V_{out} , $t_{StartUp}$, V_{PP} , PSRR, và hiệu suất.
- (f) Từ kết quả mô phỏng với các thông số khác nhau của L, C, và tải. Kết luận ảnh hưởng của từng linh kiện tới V_{out} , $t_{StartUp}$, V_{PP} , PSRR, và hiệu suất.

VI. Báo cáo

BÀI 7: MẠCH ỔN ÁP (2 TUẦN)

Họ và Tên:

Lớp:

MSSV:

a. Phần chuẩn bị**1. Mô phỏng mạch LDO trên LTSpice với LM339 và nguồn đơn:**

(a) Vẽ lại sơ đồ mạch hoàn chỉnh.

(b) Đo V_{DO} , PSRR, và hiệu suất của mạch với V_{in} có tần số:

F_{Vin}	10Hz	100Hz	1KHz	10KHz	100KHz	1MHz
V_{DO}						
PSRR						
Hiệu suất						

(c) Thay NPN 2N3904 bằng PNP 2N3906:

F_{Vin}	10Hz	100Hz	1KHz	10KHz	100KHz	1MHz
V_{DO}						
PSRR						
Hiệu suất						

(d) Thay NPN bằng PMOS:

F_{Vin}	10Hz	100Hz	1KHz	10KHz	100KHz	1MHz
V_{DO}						
PSRR						
Hiệu suất						

(e) So sánh và giải thích kết quả giữa NPN, PNP, và PMOS.

.....

.....

.....

.....

.....

.....

2. Thiết kế mạch charge-pump trên LTSpice:

(a) Vẽ lại sơ đồ mạch.

(b) Vẽ lại dạng sóng ra của mạch khi mạch đạt đến điện thế mong muốn (bỏ qua khoảng thời gian khởi động).

3. Thiết kế mạch LDO sử dụng NMOS IRF540N kết hợp với mạch Charge-Pump:

(a) Đo V_{DO} , PSRR, và hiệu suất của mạch:

F_{Vin}	10Hz	100Hz	1KHz	10KHz	100KHz	1MHz
V_{DO}						
PSRR						
Hiệu suất						

(b) So sánh và giải thích kết quả với kết quả khi dùng PMOS.

.....

.....

.....

.....

4. So sánh ưu điểm, nhược điểm, và ứng dụng của mạch LDO so với mạch Buck Converter.

.....

.....

.....

.....

.....

.....

.....

b. Phần thực hành

1. Thiết kế mạch LDO sử dụng LM339 và NPN 2N3904 như câu 1 trong phần chuẩn bị.

(a) Đo V_{DO} , PSRR, và hiệu suất của mạch theo tần số sóng vào:

F_{Vin}	10Hz	100Hz	1KHz	10KHz	100KHz	1MHz
V_{DO}						
PSRR						
Hiệu suất						

(b) Thay NPN 2N3904 bằng PNP 2N3906:

F_{Vin}	10Hz	100Hz	1KHz	10KHz	100KHz	1MHz
V_{DO}						
PSRR						
Hiệu suất						

(c) So sánh và giải thích kết quả thực nghiệm so với mô phỏng.

.....

.....

.....

.....

.....

2. Thiết kế mạch LDO sử dụng NMOS IRF540N như ở câu 3 phần chuẩn bị.

(a) Đo V_{DO} , PSRR, và hiệu suất của mạch.

F_{Vin}	10Hz	100Hz	1KHz	10KHz	100KHz	1MHz
V_{DO}						
PSRR						
Hiệu suất						

(b) So sánh và giải thích kết quả thực nghiệm so với mô phỏng.

.....

.....

.....

.....

3. Mô phỏng mạch Buck Converter và thiết kế khối hồi tiếp điều khiển PWM trên LTSpice:

(a) Mắc mạch Buck Converter cơ bản như ở hình 6. Đo điện thế ngõ ra:

R_{Load}	100Ω	1KΩ	10KΩ
V_{out}			

So sánh với kết quả mong muốn. Giải thích:

.....

.....

.....

.....

(b) Thiết kế mạch hồi tiếp và tạo xung PWM cho mạch Buck Converter như ở hình 8:

i. Dựa vào datasheet của LM339, xác định $F_{Ram_Max} = \dots\dots\dots$

ii. Để $V_{out} = 2,5V$:

$R1 = \dots\dots\dots$; $R2 = \dots\dots\dots$; $F_{Ram} = \dots\dots\dots$;

(c) Mô phỏng toàn bộ mạch đã thiết kế với R_{Load} lần lượt có giá trị:

R_{Load}	100Ω	1KΩ	10KΩ
V_{out}			
$t_{StartUp}$			
V_{PP}			
PSRR			
Hiệu suất			

(d) Với $R = 100\Omega$, mô phỏng mạch với cuộn cảm L lần lượt có giá trị:

BÀI 8: TÌM HIỂU MẠCH DAC VÀ ADC

I. Mục Tiêu

Tìm hiểu cách hoạt động và các thông số của mạch DAC và ADC.

II. Linh kiện và thiết bị

LM324.

LM339.

Nguồn và linh kiện thụ động.


Breadboard.

Oscilloscope.

III. Cơ sở lý thuyết

a. Mạch DAC

Như tên gọi, mạch chuyển đổi số sang tương tự hay còn gọi là DAC (Digital to Analog Converter), sẽ chuyển các giá trị số nhị phân N bits về mức điện thế tương tự. VD: một mạch DAC có độ phân giải 4 bits và có khoảng cách giữa mỗi mã (code) là $0,2V$ sẽ có 16 mức điện thế tương ứng với 16 giá trị nhị phân: $0000_2 = 0V$, $0001_2 = 0,2V$, $0010_2 = 0,4V$, $0011_2 = 0,6V$, ..., $1111_2 = 3V$.



Hình 1: Mạch DAC sử dụng mạch cộng opamp với nguồn đôi.

Ta có thể tạo một mạch DAC đơn giản bằng cách dùng mạch cộng opamp với thang điện trở như ở hình 1. Trong đó V_0, V_1, V_2, V_3 là các điện thế từ mạch số với mức logic LOW tương ứng với GND và logic HIGH là V_H . Như đã biết ta có tín hiệu ra:

$$V_{out} = -\frac{Rf}{R}(V_0 + 2V_1 + 4V_2 + 8V_3) \quad (1)$$

Như vậy tín hiệu ra là tổng nhị phân của tín hiệu số. Do đó, mạch này có thể chuyển tín hiệu số về tín hiệu tương tự. Khoảng cách nhỏ nhất giữa mỗi mã DAC V_{LSB} :

$$V_{LSB} = |0000_2 - 00001_2| = \frac{Rf}{R}V_H \quad (2)$$

Để giới hạn tín hiệu ra nằm trong khoảng điện thế VCC của opamp, $\frac{Rf}{R}V_H$ thường có giá trị nhỏ hơn 1. Khi thiết kế mạch DAC ta cần biết các yêu cầu sau:

- Độ phân giải N của DAC. Tổng số lượng mã (code) của DAC $= 2^N$.
- Dải điện thế ngõ ra $[V_{Min}, V_{Max}]$ của mạch DAC. Dải điện thế tương ứng từ $0 \rightarrow 2^N - 1$.
- Khoảng điện thế giữa mỗi mã V_{LSB} . Với cùng một nguồn cấp VCC, N càng lớn, V_{LSB} càng nhỏ, nên yêu cầu về độ chính xác của mạch càng cao.
- Thời gian đáp ứng của mạch DAC.

Trong thực tế sẽ luôn có sự sai khác giữa giá trị của các điện trở cũng như offset của opamp. Để đánh giá độ chính xác của mạch DAC ta có các thông số sau:

- DNL: Đặc trưng cho sự khác biệt lớn nhất giữa các mức điện thế ở ngõ ra so với V_{LSB} lý tưởng. Tín hiệu ra của DAC sẽ sai khi $|DNL| \geq 1LSB$. DNL tại mã k với thể ngõ ra V_k :

$$DNL_k = V_k - V_{k-1} - V_{LSB} \quad (3)$$

- INL: Đặc trưng cho sự khác biệt giữa tín hiệu ra của DAC so với tín hiệu ra của một DAC lý tưởng tương ứng. Về lý tưởng, ngõ ra của mạch DAC sẽ tăng tuyến tính theo đường thẳng tương ứng với mã nhị phân. Tuy nhiên trong thực tế, do sai số của linh kiện và giới hạn của mạch khuếch đại, ngõ ra không tăng tuyến tính và thường có dạng đường cong. INL tại mã k của DAC bằng tổng các DNL trước đó:

$$INL_k = \sum_{i=0}^k DNL_i \quad (4)$$

- SNR – Signal to Noise Ratio: Tỷ lệ tín hiệu trên nhiễu. Một mạch DAC lý tưởng có độ phân giải $N = 10$ bits chỉ có nhiễu do lượng tử hóa nên SNR lý tưởng

bằng:


$$SNR = 6.02 \times N + 1.76dB = 61.96dB \quad (5)$$

- SFDR – Spurious-free dynamic range: Đặc trưng cho tỉ số của thành phần tần số cơ bản so với họa tần lớn nhất trong phổ tín hiệu ra.
- SNDR – Signal-to-(Noise + Distortion): Đặc trưng cho tỉ số của tín hiệu được lấy mẫu so với toàn bộ lỗi lượng tử và các họa tần trong phổ tín hiệu ra.
- ENOB – Effective Number Of Bits: Đặc trưng cho độ phân giải của một mạch DAC lý tưởng tương ứng với mạch DAC được chế tạo:

$$ENOB = (SNDR - 1.76dB) / 6.02 \quad (6)$$

- ERBW – Effective Resolution Bandwidth: Là tần số tín hiệu vào lớn nhất mà tại đó SNDR giảm khoảng 3dB so với giá trị SNDR cực đại.

Trong phạm vi bài thực hành này ta sẽ đánh giá mạch dựa vào DNL và INL vì sinh viên chưa học cách phân tích phổ tín hiệu và biến đổi Fourier nên không thể tính các thông số liên quan tới SNR.



Hình 2: Mạch DAC sử dụng thang điện trở R-2R.


Mạch DAC sử dụng điện trở như hình 1 có ưu điểm là đơn giản, dễ thiết kế, nhưng không thích hợp với DAC có độ phân giải trên 8 bits do giá trị trở tăng theo hàm mũ của 2. Hình 2 giới thiệu một loại mạch DAC 3 bits dùng thang điện trở

R-2R. Bằng định luật Thevenin ta có:

$$V_{out} = \left(1 + \frac{R_2}{R_1}\right) \left(\frac{V_0}{8} + \frac{V_1}{4} + \frac{V_2}{2}\right) = \frac{1}{2^3} \left(1 + \frac{R_2}{R_1}\right) (V_0 + 2^1 V_1 + 2^2 V_2) \quad (7)$$

b. Mạch Flash ADC

Như tên gọi, mạch chuyển đổi tương tự sang số ADC (Analog to Digital Converter) có chức năng ngược với mạch DAC. Ngày nay, với sự phát triển của vi mạch số và các hệ thống DSP, hầu hết các ứng dụng liên quan tới thu nhận và xử lý tín hiệu như xử lý ảnh, xử lý âm thanh, truyền thông,... hoặc các thiết bị đo như volt kế số, oscilloscope số,... đều sẽ chuyển tín hiệu tương tự thu được sang tín hiệu số để dễ xử lý và lưu trữ với độ chính xác cao. Do đó để đáp ứng cho từng nhu cầu về tốc độ, công suất, độ chính xác của từng ứng dụng, có rất nhiều kiến trúc ADC đã được nghiên cứu và ứng dụng vào thực tế như Flash ADC, Folding ADC, Pipelined ADC, SAR ADC, Delta-Sigma ADC,... Trong nội dung bài thực hành này ta sẽ chỉ tìm hiểu một phần của Flash ADC để hiểu hơn về cách hoạt động chung của các mạch ADC.



Hình 3: Mạch Flash DAC 2 bits.

Hình 3 mô tả sơ đồ của mạch Flash ADC 2 bits. Ở đây ta chỉ tìm hiểu tầng so sánh do đó khối logic được rút gọn. Trước tiên, ta đi vào phân tích hoạt động của mạch đệm ở ngõ vào. Khi SW1 dẫn, V_{in} nối vào mạch đệm. Vậy $V_{C1} = V_{in}$, ta nói lúc này mạch đang track tín hiệu V_{in} . Khi SW1 hở, giá trị cũ của V_{in} được giữ cố

định bởi tụ C1. Ta nói lúc này mạng ở trạng thái giữ (hold). Do đó trong ADC, mạch SW1, mạch đệm, và tụ C1 còn được gọi chung là khối Track và Hold. Mục đích của khối này là lấy mẫu tín hiệu và giữ tín hiệu ở mức cố định để các tầng sau bắt đầu chuyển đổi tín hiệu tương tự sang số. Lưu ý, như đã phân tích ở các bài thực hành trước, nếu tín hiệu vào V_{in} có khả năng lái tải lớn, ta không cần dùng mạch đệm mà chỉ cần SW1 và C1.

Khi tín hiệu vào được giữ cố định (trạng thái hold), các mạch so sánh tiến hành so sánh tín hiệu vào với điện thế tham chiếu. Gộp 3 ngõ ra của 3 mạch so sánh V_2, V_1, V_0 thành giá trị có 3 bits: $V_2V_1V_0$, ta có:

- $0V \leq V_{in} < V_{Ref}/3, V_2V_1V_0 = 000.$
- $V_{Ref}/3 \leq V_{in} < 2V_{Ref}/3, V_2V_1V_0 = 001.$
- $2V_{Ref}/3 \leq V_{in} < V_{Ref}, V_2V_1V_0 = 011.$
- $V_{in} \geq V_{Ref}, V_2V_1V_0 = 111.$

Như vậy ba mạch so sánh có tất cả 4 trạng thái ngõ ra ứng với 4 mức điện thế $0V, V_{Ref}/3, 2V_{Ref}/3, V_{Ref}$ với khoảng cách của mỗi mức là $V_{Ref}/3$. Qua mạch logic ta có thể mã hóa bốn trạng thái này thành một số nhị 2 phân bits b_1b_0 với $V_{LSB} = V_{Ref}/3$. Nói cách khác, mạch này đã lượng tử hóa tín hiệu tương tự V_{in} thành một tín hiệu số nhị phân 2 bits.

Có thể thấy, nếu ta muốn chuyển đổi V_{in} thành một số nhị phân N bits với kiến trúc Flash ADC, ta sẽ cần $2^N - 1$ mạch so sánh. VD: Flash ADC 8 bits sẽ cần tất cả là 255 mạch so sánh. Do đó nhược điểm của Flash ADC là độ phân giải càng cao thì kích thước mạch sẽ càng lớn và càng tốn công suất. Tuy nhiên, nhờ kiến trúc đơn giản, Flash ADC có tốc độ nhanh nhất trong tất cả các loại ADC.

Dựa vào kiến trúc Flash ADC, ta thấy sai số trong quá trình chuyển đổi tương tự sang số xảy ra do offset của opamp ở khối Track-Hold và khối so sánh, khi giá trị của thang điện trở có sai số trong quá trình chế tạo và hoạt động, và khi V_{Ref} không chính xác. Do tất cả các thông số dùng để đánh giá DAC đều có thể được sử dụng để đánh giá ADC và cũng có ý nghĩa tương tự như nhau nên các thông số này sẽ không được nhắc lại trong phần này.

IV. Chuẩn bị trước thực hành

1. Vẽ mạch DAC 6 bits mở rộng theo kiến trúc R-2R ở hình 2.
2. Tính SNR lý tưởng của DAC 12 bits và ADC 24 bits.
3. với mạch Flash ADC 4 bits có điện thế tham chiếu V_{Ref} và khi $V_{in} \geq V_{Ref}$, 4 bits ngõ ra có giá trị tương ứng là 1111. Cho biết:

- Số lượng mạch so sánh cần được dùng.
- V_{LSB} của mạch.
- Các mức điện thế được dùng để lượng tử hóa

4. Vẽ đồ thị biểu diễn DNL và INL của mạch ADC 4 bits trong thực tế.

V. Thực hành

1. Thiết kế mạch DAC 3 bits trong hình 1 sử dụng LM324 với nguồn đơn 5V. Bảo đảm dải tín hiệu ra nằm trong khoảng cho phép của LM324.
 - (a) Đo và tìm V_{out} , DNL, và INL ứng với từng mức logic của tín hiệu vào.
 - (b) Vẽ lại đồ thị DNL và INL thu được.
2. Thiết kế mạch DAC 3 bits trong hình 2 sử dụng LM324 với nguồn đơn 5V. Bảo đảm dải tín hiệu ra nằm trong khoảng cho phép của LM324.
 - (a) Đo và tìm V_{out} , DNL, và INL ứng với từng mức logic của tín hiệu vào.
 - (b) So sánh DNL và INL với mạch ở câu trước.
3. Khảo sát khối so sánh của mạch Flash ADC 2 bits ở hình 3. Dùng LM339 và điện thế tham chiếu là $V_{Ref} = 3V$.
 - (a) Tìm 4 mức điện thế tương ứng với 4 trạng thái của $V_2V_1V_0$ và tìm DNL, INL của mạch:
 - (b) So sánh với 4 mức điện thế trên lý thuyết và giải thích kết quả thu được.

VI. Báo cáo

BÀI 8: TÌM HIỂU MẠCH DAC VÀ ADC

Họ và Tên:

Lớp:

MSSV:

a. Phần chuẩn bị**1. Vẽ mạch DAC 6 bits mở rộng theo kiến trúc R-2R ở hình 2.****2. Tính SNR lý tưởng của:****DAC 12 bits: ; ADC 24 bits:****3. Với mạch Flash ADC 4 bits. Cho biết:**

- Số lượng mạch so sánh cần được dùng:
- V_{LSB} của mạch:
- Các mức điện thế được dùng để lượng tử hóa

.....
.....

4. Vẽ đồ thị biểu diễn DNL và INL của mạch ADC 4 bits trong thực tế.**DNL**

INL

b. Phần thực hành

1. Thiết kế mạch DAC 3 bits trong hình 1 sử dụng LM324 với nguồn đơn 5V. Bảo đảm dải tín hiệu ra nằm trong khoảng cho phép của LM324.

(a) Đo và tìm V_{out} , DNL, và INL ứng với từng mức logic của tín hiệu vào.

Nhị Phân	000	001	010	011	100	101	110	111
V_{out}								
DNL								
INL								

(b) Vẽ lại đồ thị DNL và INL thu được.

DNL

INL

2. Thiết kế mạch DAC 3 bits trong hình 2 sử dụng LM324 với nguồn đơn 5V.

(a) Đo và tìm V_{out} , DNL, và INL ứng với từng mức logic của tín hiệu vào.

Nhị Phân	000	001	010	011	100	101	110	111
V_{out}								
DNL								
INL								

(b) So sánh DNL và INL với mạch ở câu trước:

.....

.....

.....

3. Khảo sát khối so sánh của mạch Flash ADC 2 bits ở hình 3.

(a) Tìm 4 mức điện thế tương ứng với 4 trạng thái của $V_2V_1V_0$ và tìm DNL, INL của mạch:

Logic	000	001	011	111
V_{in}				
DNL				
INL				

(b) So sánh với 4 mức điện thế trên lý thuyết:

.....
.....

Giải thích kết quả thu được:

.....
.....
.....
.....
.....